基于RAS结构的SOC测试方法的应用研究

摘要

微电子技术的迅速发展促进了片上系统(SOC)的出现，并由此将集成电路带入了一个新的发展时期。由于SOC采用的是以复用IP芯核为主的设计技术，因而既能加快开发进度，又能提高系统整体性能。但随着超大规模集成电路(VLSI)制造技术的进一步发展，芯片的集成度越来越高，加上SOC集成IP核数目的增多，功能越来越复杂，SOC的测试数据量也随之急剧增加，而对其测试访问也变得更加困难，进而也就为SOC的测试带来了更大的挑战。 在VLSI测试中采用的扫描结构可提高电路内部节点的可控制性和可观测性，现已在VLSI内部和外部测试中得到大量应用，并已成功应用于当前流行的可测试性设计方法之中。但传统的串行扫描技术由于对数据逐位串行操作的特点，随着测试数据量的增大，该结构已经逐渐不能适应目前测试工作的需要，而Randora Access Scan技术则可以有效的解决目前测试工作中面临的测试数据量大，测试时间过长，测试功耗过大等问题。本文对RAS的结构，扫描单元，解码结构，以及基于RAS的数据压缩，测试功耗和测试时间等内容进行了研究。 本文从RAS基本结构入手，根据RAS结构的寻址特性，改进了传统二维地址解码结构，同时利用触发器的反向输出，进一步精简了RAS的扫描单元，在降低硬件开销的基础上，取得了不错的数据压缩效果，同时减少了测试时间，而测试功耗与传统的串行扫描技术相比，几乎可以忽略不计。该方法与其他方法相比，具有硬件开销小，解码结构简单，大大降低了解码的复杂性。 此外，本文结合相容原理，通过分析测试集合的特性，对扫描单元进行相容分组处理后，再结合改进的RAS结构，对数据进行进一步的优化处理。实验结果表明，该方法的数据压缩率达到了77.53％，而且在数据压缩率和测试时间上也明显优于其它几种基于RAS的测试方法。

目录

文摘

英文文摘

论文说明：图表目录

声明

致谢

第一章绪论

1.1 SOC测试综述

1.1.1集成电路测试产业简介

1.1.2 VLSI的发展对测试技术的影响

1.2研究现状

1.3研究意义

1.4本文工作

1.4.1基于改进RAS架构的SOC测试方法

1.4.2基于数据相容压缩的RAS测试方法

1.5论文的组织结构

第二章数字电路测试

2.1测试概述

2.2测试的分类

2.3故障模型

2.4故障模拟

2.5测试生成

2.6可测试性设计

2.6.1概述

2.6.2折衷

2.7扫描设计

2.7.1扫描设计概述

2.7.2扫描路径设计

2.8数据压缩

2.9内建自测试

第三章基于改进RAS架构的SOC测试方法

3.1扫描单元设计

3.1.1基本的RAS结构

3.1.2本方案采用的扫描单元

3.2解码结构设计

3.3数据压缩

3.3.1测试激励产生

3.3.2测试向量排序

3.4实验结果和分析

3.4.1测试数据量和测试时间

3.4.2测试功耗

3.5 小结

第四章基于数据相容压缩的RAS测试方法

4.1扫描单元相容分组

4.1.1相容原理介绍

4.1.2扫描单元相容分组

4.2解压结构

4.3实验结果和分析

4.3.1测试数据量和测试时间

4.3.2测试功耗

4.4 小结

第五章结束语

5.1本文工作总结

5.2进一步研究的设想

参考文献

攻读硕士学位期间发表的论文