LED同步控制系统卷积通信纠错机制的研究与设计

摘要

当前，在各类数字通信系统中，利用纠错码进行传输差错控制已成为提高系统传输可靠性的重要手段。对于采用BNC线缆的LVDS差分传输方式的单工通信LED同步控制系统而言，当前现有的解决方案存在着缺陷和不足，因此需要针对LED系统的实际情况设计一种合适的通信纠错机制，本文通过对LED系统的硬件机制进行分析，选取卷积码来设计通信纠错机制。
　　由于实际的LED系统的硬件资源较少，当前的卷积码的维特比译码器设计方案消耗资源都比较大，尚不能满足LED系统的应用需求，为此，本文开展了以下三个方面的研究工作：一、对卷积码的维特比译码器的BMU模块进行改进，通过对蝶形运算过程的深入分析，进一步减少蝶形运算单元的数目。二、对卷积码的维特比译码器的ACS模块进行改进，采用串并结合的结构方式，减少加比选单元的数目。三、对卷积码的维特比译码器的PMU模块的RAM读写机制进行改进，采用同址写回的RAM读写机制，减少RAM的使用数量。
　　通过在LED项目系统的EP4CE10F17C8平台下进行仿真和综合，验证了设计的正确性，综合结果表明：维特比译码器模块的逻辑资源消耗为2044，RAM资源消耗为19840bits，最终的维特比译码器的资源消耗达到了实际的应用需求，即逻辑资源消耗不超过3000，RAM资源消耗不超过20000bits。最后，在LED系统中对纠错机制进行测试，结果表明纠错机制对改善数据传输可靠性效果显著。

目录

声明

1 绪论

1.1 选题背景和意义

1.2 国内外研究现状

1.3 主要研究内容

1.4 论文组织结构

2 卷积码方案的选取及编译码算法原理

2.1 卷积码方案选取原因

2.2 卷积码码率的选取

2.3 卷积码约束长度的选取

2.4 卷积码维特比译码方案的选取

2.5 卷积码编码算法原理

2.6 维特比译码算法原理

2.7 维特比译码过程分析

2.8 本章小结

3 卷积码编译码器的设计

3.1 卷积码编码器的设计

3.2 卷加码维特比译码器的设计

3.3 本章小结

4 卷积编译码器仿真分析比较及验证

4.1 卷积码编码器仿真

4.2 卷积码维特比译码器仿真

4.3 维特比译码器性能比较

4.4 在实际LED系统中的测试验证

4.5 本章小结

5 总结和展望

5.1 全文总结

5.2 下一步工作展望

致谢

参考文献