基于可扩展片上系统的处理器设计

摘要

从20世纪90年代开始,集成电路飞速发展,集成度越来越高,单个硅片已经有能力将微控制器器、数字信号处理器、加速器等模块集成到一起,构成系统级芯片,这称之为片上系统。随着片上系统复杂度的提高,系统的设计代价与系统性能越来越受到系统中核间通信带宽的制约,片上网络的互连方式比总线互连越来越表现出更佳的性能。同时,随无线通信系统的发展,产生了几代技术演进,出现了多种通信标准共存的局面。在这种情况下,硬件定义无线电已无法满足多模式系统的需求,软件无线电将更多的信号通过处理器完成。因此可以在片上网络平台上构建面向通信信号处理的片上系统,系统中的大部分任务可以以处理器或者加速器的形式完成。本文正是面向通信信号处理,设计了多种针对通信应用的处理器知识产权(IP)核,并利用其构建可扩展片上系统。
　　本文深入分析长期演进(LTE)标准关键算法的特点,设计了基于精简指令集架构(RISC)的标量处理器及可编程快速傅里叶变换(FFT)协处理单元。另外,为了便于处理器与片上网络的连接,本文还设计了可编程数据封装协处理单元。本文处理器的设计按照专用处理器的设计流程展开,在充分分析应用的计算特点后,按照应用需求设计指令集,并利用电子设计自动化(EDA)工具及处理器架构描述语言完成处理器的建模,最终生成寄存器传输级(RTL)模型。
　　本文设计的基于RISC架构处理器为32位处理器,其指令集在精简指令集的基础上,扩展了硬件循环、中断响应、乘累加运算、整数除法运算及turbo编码等功能的指令。本文对该处理器的工作过程及部分关键指令的微架构实现做了详细的说明。可编程FFT协处理单元的设计则是针对FFT运算的结构特点设计指令集,并按照指令集的特点设计协处理单元的硬件架构。该协处理单元可以完成16点至2048点的FFT运算。本文设计的可编程数据封装协处理单元,用于辅助挂载在片上网络上的处理器完成处理器与片上网络的数据交换。最后,本文将各个处理器模型生成RTL代码,在片上网络平台上构建可扩展片上系统,并进行功能仿真与分析。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 研究背景与意义

1.2 课题来源与意义

1.3 本论文的结构与内容安排

第二章 基于标量RISC架构的ASIP设计

2.1 RISC处理器总体设计

2.2 处理器工作过程

2.3 PF级预取指过程

2.4 RISC处理器指令集功能验证

2.5 本章小结

第三章 RISC处理器的增强指令设计

3.1 直接存储器访问的乘累加指令

3.2 除法指令子集

3.3 Turbo编码指令子集

3.4 本章小结

第四章 专用协处理单元设计

4.1 网络接口介绍

4.2 可编程FFT专用协处理单元介绍

4.3 可编程数据封装协处理单元

4.4 本章小结

第五章 利用NOC构建可扩展片上系统

5.1 mesh拓扑NOC介绍

5.2 处理器与NOC的连接及功能验证

5.3 利用可扩展片上系统完成LTE基站发送模块

5.4 本章小结

第六章 总结

6.1 工作总结

6.2 工作展望

致谢

参考文献