频率合成器中延时线锁频环的研究与实现

摘要

随着当今电子技术的迅速发展，系统对频率源的要求也越来越高，一个高质量的频率源包括低相噪、高分辨率、宽频带、低的频率跳变时间、易于集成以及高稳定性等特征。高纯源已成为了当今研究的热门课题。
　　本文设计主要分两个部分：锁相环(PLL)和延时线锁频环(FLL)。其中锁相环采用常用的小数分频使频率的分辨率达到1Hz，针对小数分频杂散较大的问题采用∑-△调制和电荷泵DAC增益补偿来改善。本文首先介绍了延时线锁频技术改善相噪相关理论并进行推导，继而在此基础上对延时线锁频锁相环给出了总体方案设计，并细分为小数分频锁相环方案设计和延时线锁频环方案设计。根据方案主要设计了两个环路的硬件电路部分，其中锁相环电路介绍其主要的部分：诸如鉴相器电路、电荷泵电路、可变环路滤波器电路、分频电路以及VCO电路的设计。延时线锁频环则主要介绍其压控移相器和混频鉴相器部分。完成后还具体介绍两种稳幅压控振荡器的仿真设计过程。本文最后对设计的电路进行测试，其结果比较符合设计需求。
　　最终，本文设计的频率源利用延时线鉴频技术实现了对锁相环相噪的改善。设计的锁相环的具体指标为：频率范围(500MHz-1GHz)，相位噪声(≤-100dBc/Hz@20kHz)，频率分辨率(1Hz)，输出功率(+10dBm)，在接入延时线锁频环以后对相噪改善大约为10dB。由于在设计时没有全面考虑到快速跳变时候的采样学习电路，所以最后快速跳变时频偏较大，需要对信号进行较大的补偿以纠正频偏。最后由于时间的关系，在锁频锁相环中使用的是商业化压控振荡器以保证课题可以顺利完成，后期只要对所设计的VCO投板调试，就可以成功地运用到所设计的频率源中。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 引 言

1.1 选题背景

1.2 国内外发展动态

1.3 频率源的发展和应用

1.4 本论文研究的主要内容

第二章 延时线锁频锁相环的原理及噪声分析

2.1 锁相环的基本原理

2.2 环路噪声分析

2.3 本章小结

第三章 延时线锁频锁相环方案设计

3.1 延时线锁频环需求分析

3.2 延时线锁频环路方案设计

3.3 本章小结

第四章 延时线锁频锁相环关键电路仿真设计及具体实现

4.1 小数分频锁相环电路设计

4.2 锁频环电路设计

4.3 电源电路设计

4.4 本章小结

第五章 稳幅压控振荡器的仿真与设计

5.1 压控振荡器的一般理论

5.2 两种稳幅压控振荡器仿真与设计

5.3 本章小结

第六章 硬件调试过程及结果分析

6.1 硬件调试过程分析

6.2 硬件调试中遇到的问题分析

6.3 调试结果及分析

6.4 延时线锁频技术改善相噪实物图

6.5 本章小结

第七章 总结与展望

致谢

参考文献

攻读硕士研究生期间取得的成果