基于DDS和PLL的宽带YTO频率综合器设计与实现

摘要

本文首先对直接数字频率合成技术和锁相环技术的自身的优点及其限制性问题进行了分析。由于锁相环具有窄带滤波和负反馈调节特性，所以在采用小数分频或者多环路形式的基础上，能够实现输出频率稳定度高、频谱纯度好、频率分辨率较高、输出频率范围较宽的频率合成器。但小数分频带来的杂散以及环路滤波器的带宽，限制了锁相式频率合成器的频率分辨率和频率切换速度。DDS频率切换速度快、频率分辨率高，但输出频率低，并存在较多的杂散。为了实现性能更好的频率合成器，因此采用了将DDS和锁相环相结合的新式混合式频率合成技术，并介绍了三种混合式频率合成方案，即DDS和PLL混频式，DDS激励PLL式以及PLL内插DDS式，并对其性能进行了分析和比较。
　　本文根据两种系统的不同指标和需求，以研究DDS激励PLL式和PLL内插DDS式频率合成器为目的，分别实现了DDS激励PLL式的扫描频率合成器（频率范围为3.976GHz~6.976GHz）和PLL内插DDS式的单点频率合成器（频率范围为3GHz~10GHz、频率分辨率为1Hz），并对其关键器件的选择、关键电路的设计以及控制程序的实现过程进行了详细的介绍。DDS激励PLL式，用DDS的输出信号作为锁相环路的参考信号，通过改变DDS的输出频率来改变最终的锁定频率，由于摆脱了小数分频对环路滤波器带宽要求较窄的束缚，从而提高了频率切换速度，系统的频率分辨率由DDS决定。PLL内插DDS式，将DDS插入到锁相环路的反馈环路中，替代小数分频器充当精细分频器使用，由于摆脱了小数分频器平均意义上的小数分频，在没有采用任何调制方法的情况下，系统的杂散性能得到了改善。
　　通过最后的测试结果表明，采用这两种方案均能实现上述两种不同的系统，并能够达到系统的性能指标。与DDS激励PLL式相比，PLL内插DDS式，由于DDS作为分频器在反馈环路中使用，所以实现固定步进频率扫描功能的控制程序设计较为复杂。但DDS激励PLL式的输出频率范围与PLL内插DDS式相比较窄。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1背景及意义

1.2频率合成技术概述

1.3本论文的结构安排

第二章 DDS和PLL的混合式频率合成技术

2.1 DDS技术

2.2锁相环技术

2.3 混合式频率合成器

2.4 三种方案的比较

2.5 小结

第三章 DDS激励PLL式的频率合成器的设计

3.1 指标要求

3.2 方案选择和设计

3.3 DDS设计部分

3.4 锁相环路模块的设计与仿真

3.5 小结

第四章 PLL内插DDS式的频率合成器的设计

4.1 指标要求

4.2 方案选择和设计

4.3 DDS设计部分

4.4 锁相环路模块的设计与仿真

4.5 电源电路的设计

4.6 小结

第五章 控制程序设计

5.1 同步串行传输模式的程序设计

5.2 YTO预置端扫描控制程序的设计

5.3 基于PLL内插DDS方案的单点频率输出的程序设计

5.4 基于DDS激励PLL方案的扫描的频率源的程序设计

5.5 小结

第六章 系统调试与测试结果

6.1 硬件和控制程序的调试

6.2 结果及分析

6.3 两种频率合成器的实物图

第七章 总 结

致谢

参考文献

攻硕期间取得的研究成果