叠层片式压敏电阻器制备技术研究

摘要

随着电子信息产业的不断发展，电子元器件朝着小尺寸和低电压等方向发展，叠层片式压敏电阻器的小型化近年来发展迅速。国外批量生产的叠层片式压敏电阻器最小尺寸已达到0603（0.6mm×0.3mm），国内则主要以1005（1.0mm×0.5mm）及以上尺寸为主。小型化的叠层片式压敏电阻器主要受压敏电阻材料和生产工艺等方面的制约，国内发展相对较缓慢。
　　叠层片式压敏电阻器具有尺寸小、低电压、高可靠性、安装方便等特点，主要应用于过电压保护电路中。本文主要针对0603型叠层片式压敏电阻的结构设计、材料和制作工艺等方面展开研究。主要研究内容如下：
　　（1）针对叠层片式压敏电阻器的主体结构设计和内电极结构设计，研究不同结构设计对叠层片式压敏电阻器电性能的影响。采用不同内部结构设计解决应用电路中对叠层片式压敏电阻器容量的不同要求。
　　（2）以ZnO为主体，添加Bi2O3、Sb2O3等氧化物作为压敏陶瓷基体材料，并对材料的主要特性进行研究。研究不同材料配比对叠层片式压敏电阻器电性能的影响；研究制备叠层片式压敏电阻器所必需的内电极导体材料，对不同内电极导体材料和压敏电阻基体材质的匹配性进行了研究。
　　（3）研究叠层片式压敏电阻器制备的关键工艺对产品电性能和可靠性的影响，对压敏电阻浆料的制备工艺中容易出现的主要问题和解决措施进行了探索；分析三种不同成型工艺（瀑布流延印刷成型、流延薄膜叠印成型和交叠印刷成型）的优缺点，研究不同成型工艺中的关键控制点；探索压敏陶瓷材料和内电极材料的匹配共烧工艺，对两款材料的收缩率、不同烧结气氛对产品电性能的影响等进行了系统研究；研究叠层片式压敏电阻器的端电极制作工艺及不同的表面处理方法对产品电性能以及产品外观和可靠性等的影响。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 叠层片式压敏电阻器的发展概况及现状

1.2 压敏功能陶瓷材料的现状

1.3 叠层片式压敏电阻器的制作工艺现状

1.4 本论文的选题和研究内容

第二章 叠层片式压敏电阻器的结构设计研究

2.1 叠层片式压敏电阻器的参数设计

2.2 叠层片式压敏电阻器结构设计

2.3 小结

第三章 叠层片式压敏电阻器的材料研究

3.1 叠层片式压敏电阻器的基体材料

3.2 内电极导体浆料

3.3 端电极银浆

3.4 小结

第四章 叠层片式压敏电阻器的制备工艺研究

4.1 叠层片式压敏电阻器的制备工艺

4.2 小型化叠层片式压敏电阻器的关键制造技术

4.3 小结

第五章 结论和展望

5.1 总结

5.2 前景展望

致谢

参考文献

作者攻硕期间取得的成果