高性能非Bi系叠层片式氧化锌压敏电阻器研究

摘要

该论文概述了ZnO压敏电阻特别是叠层片式压敏电阻(MultiLayer Varistors,简称MLV)在现代电子技术领域的发展现状与广阔市场前景,对MLV用的瓷料配方、电极浆料相容性及配套的制备工艺进行了系统的实验研究,并对相关实验现象和规律进行了理论探讨.对瓷料而言,系统研究了非Bi系ZnO-玻璃料配方体系中PbO、B<,2>O<,3>、Co<,2>O<,3>、MnO<,2>、Cr<,2>O<,3>、Sb<,2>O<,3>等添加剂对压敏电阻电性能的影响规律,其中,PbO、B<,2>O<,3>在烧结过程中形成的玻璃相,可降低烧结温度,促进晶粒均匀生长,抑制晶粒二次长大,Co<,2>O<,3>、MnO<,2>、Cr<,2>O<,3>做为非线性添加剂,适量添加可提高样品的非线性,Sb<,2>O<,3>做为改性添加剂,在烧结过程形成的尖晶石相可细化晶粒,抑制晶粒二次生长,改善样品的综合电性能.确定了瓷料的配方体系为:0.98ZnO+αPbO+ββ B<,2>O<,3>+γ Sb<,2>O<,3>+χ(Co<,2>O<,3>·αMnO<,2>·bCr<,2>O<,3>)+y(TiO<,2>·ZrO<,2>)其中:0.01≤α≤0.10≤β≤0.04 0≤γ≤0.020≤χ≤0.04 0≤y≤0.0l0≤α≤10≤b≤1通过大量实验和科学分析,得到了优化的瓷料配方:0.98ZnO+0.05PbO+0.02B<,2>O<,3>+0.01Sb<,2>O<,3>+0.012(Co<,2>O<,3>·0.6MnO<,2>·0.8Cr<,2>O<,3>)+0.005(TiO<,2>·ZrO<,2>)对于制备工艺而言,通过优化烧结温度、保温时间和烧成气氛,选用合适的粘合剂和银端电极,制得了V<,1mA>=400V、α>50、I<,L><1μA以及烧结温度低于1100℃的φ10mm×1mm的圆片式压敏电阻.利用流延工艺,采用优化了的瓷料配方,制作出光滑、致密、柔韧、平整且与Pd30/Ag70内电极浆料相容的厚度在30~90μm的氧化锌压敏电阻膜材.利用MLCC制备工艺,成功地将该膜材制作成外形尺寸为1206的MLV器件,其电性能为V<<1mA><30V、α>30、I<,L><1μA、I<,p>>40A、T<,烧结><1050℃,可广泛用于集成电路过压保护、电子设备浪涌吸收、负荷开关的瞬间脉冲抑制等领域.

目录

文摘

英文文摘

独创性声明和关于论文使用授权的说明

第一章绪论

1.1引言

1.2国内外叠层片式压敏电阻研究现状

1.3片式压敏电阻器的市场前景

1.4本课题研究的关键

第二章ZnO压敏电阻的理论基础

2.1 ZnO的性质

2.1.1本征特性

2.1.2杂质对氧化锌电导的影响

2.2 ZnO压敏电阻的晶界能带

2.3 ZnO压敏电阻器的导电机理

2.4压敏电阻性能参数

第三章实验方案

3.1添加剂的选择

3.2制备工艺

3.2.1粉料制备方法的选择

3.2.2瓷片制备工艺

3.2.3叠层片式压敏电阻(MultiLayer Varistor)制备工艺

3.3原料及工艺设备

第四章实验结果与分析

4.1瓷料配方体系中各添加剂影响规律研究

4.1.1PbO对材料性能的影响

4.1.2 B2O3对材料性能的影响

4.1.3 Co2O3对材料性能的影响

4.1.4MnO2对材料性能的影响

4.1.5 Sb2O3对材料性能的影响

4.2瓷料配方体系中部分添加剂综合影响规律研究

4.2.1玻璃料对材料性能的影响

4.2.2 Co2O3、MnO2、Cr2O3对材料性能的影响

4.2.3PbB4O7对材料性能的影响

4.3烧结工艺研究

4.3.1烧结氧化锌压敏电阻烧结理论

4.3.2烧结温度研究

4.3.3保温时间的研究

4.3.4烧结气氛的研究

4.4制备工艺其它方面研究

4.5压敏陶瓷电阻器叠层片式化(MultiLayer Varistors)研究

4.5.1内电极浆料的选择

4.5.2 MLV样品制备

4.5.3烧结温度对片式压敏电阻性能影响

4.5.4烧成制度对片式压敏电阻性能影响

4.5.5 MLV其它特性研究

第五章结论

致谢

参考文献