高精度高电源电压抑制比CMOS带隙基准源设计

摘要

基准电压源电路是集成电路设计中一个不可或缺的单元模块，被广泛的应用在各种模拟集成电路、数模混合集成电路和数字集成电路中。随着集成电路特征尺寸的不断的缩小，芯片的供电电压和功耗不断的降低，对基准源的性能要求也越来越高。基准源的精度、温度稳定性以及电源电压抑制比等参数将影响整个系统的精度和性能。
　　 由于带隙基准源在电源电压、功耗和稳定性等方面具有优势，所以是目前主流的基准源电路。本文设计了一种高精度高电源电压抑制比的CMOS带隙电压基准源电路。论文首先介绍了带隙电压基准源的性能指标、基本原理和基本电路结构，并重点分析了几种高阶温度补偿方法。为了实现低电源电压工作，采用电流模结构的带隙基准电路；利用VBE线性化补偿，实现了在低压下的高阶温度补偿；为了提高基准源电路的电源电压抑制比，在传统电路结构上插入一级电压减法电路，通过将电源电压噪声直接馈送到反馈环路中实现抑制电源噪声。
　　 论文采用Cadence Spectre仿真器，基于SMIC0.18μm CMOS工艺库对电路进行仿真，运放的增益为89.8dB；在-40～125℃的温度范围内，温度系数为2.467ppm/℃；低频时电源电压抑制比为-113dB，比传统结构提高了34dB。