基于SoC FPGA的视频播放器设计

摘要

由于FPGA技术的不断发展和创新,新一代FPGA的发展趋势已成为RISC处理器与FPGA的集成、融合与优化。近日,Altera公司和英国ARM公司联手在FPGA架构中集成800MHz ARM Cortex-A9 MPCore,推出Arria V和Cyclone V SoC FPGA。SoC FPGA发挥了FPGA逻辑控制对大量数据进行高速处理的优势和ARM软件编程灵活的特点,提供了可观的并行和串行处理能力,实现了两者功能的互补。在开发具有复杂算法和控制逻辑的系统体现了卓越的性能。
　　首先,本文介绍了SoC FPGA的结构和性能,以及ARROW发布的Altera SOC开发板。并在此基础上详细介绍了SoC FPGA的软硬件开发环境Qsys和DS-5以及开发流程,充分体现了软硬件协同设计的思想。
　　然后,由 ARM处理器读取外部存储器的两段视频数据,用软件完成 MPEG视频的解码。本设计的解码采用libmpeg2-0.5.1解码库,在DS-5中导入该库并和设计文件联合编译,即可在设计文件中调用该库完成解码。再将解码后的数据通过AXI总线传输到与FPGA相连的DDR3中以待处理。
　　最后,FPGA读取DDR3中的视频数据,用Altera提供的视频图像处理IP核对视频、背景及其他图像做一系列的转换和匹配等工作。首先将视频转换为Avalon-ST视频协议形式,再用 Color Plane Sequencer转换色彩平面样本通过Avalon-ST接口的传输方式。这两个视频构成图层1和图层2。同时用自定义组件读取ROM中的图像数据,并用测试图发生器产生屏幕背景,它们分别构成图层0和图层3。再用Alpha调配混频器将该图像、屏幕背景及两个视频四个图层融合起来,最后用Clocked Video Output将Avalon-ST视频转换为钟控视频格式,发送至VGA接口即可显示。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 FPGA的结构及特性

1.2 ARM特性介绍

1.3 FPGA和ARM核结合的意义和发展

第二章 SoC FPGA及其开发环境的介绍

2.1 SoC FPGA的性能优势

2.2 SoC FPGA的内部结构

2.3实验开发板的介绍

2.4开发环境的介绍

2.5软硬件开发流程概述

第三章 基于SoC FPGA的视频解码系统的硬件设计

3.1硬件设计流程及结果[12]

3.2 Avalon总线概述

3.3硬件部分的IP核和自定义器件

第四章 基于SoC FPGA的视频解码系统的软件设计

4.1软件开发步骤

4.2 软件部分项目调试

4.3性能分析

4.4 软件设计

第五章 MPEG解码算法及标准库的导入

5.1 MPEG算法概述

5.2 libmpeg2-0.5.1解码库导入

5.3 实验结果

结束语

1.论文总结

2.所需改进

3.展望

致谢

参考文献