封面
声明
中文摘要
英文摘要
目录
1 绪 论
1.1 研究背景与意义
1.2 国内外研究现状与发展趋势
1.3 本文的研究内容
1.4 论文的组织结构
2 忆阻模型及桥式忆阻神经网络基础
2.1 忆阻器基础
2.2 惠普忆阻器理论
2.3 惠普阈值忆阻模型建立与仿真
2.4 忆阻桥式突触神经网络架构
2.5 本章小结
3 4T1M突触神经网络架构的构建
3.1 4T1M突触的原理及其仿真
3.2 基于4T1M突触的神经元设计与仿真
3.3 基于4T1M突触的神经网络设计
3.4 本章小结
4 4T1M突触神经网络的片上学习
4.1 误差后向传播算法
4.2 基于4T1M神经网络的片上学习电路
4.3 逻辑“与”的片上学习与仿真
4.4 本章小结
5 4T1M突触神经网络的逻辑分类与阵列设计
5.1 基于4T1M神经网络的逻辑分类
5.2 4T1M神经网络阵列设计
5.3 基于4T1M阵列的可配置逻辑应用
5.4 本章小结
6 总结与展望
6.1 全文总结
6.2 展望
致谢
参考文献
附录1 攻读硕士学位期间发表的论文
附录2 攻读硕士学位期间参加的科研项目和获得的荣誉奖励
华中科技大学;