深亚微米下统计静态时序分析算法研究

摘要

随着集成电路特征尺寸的持续缩小，大规模集成电路芯片工艺的精确控制变得越来越困难，这就会造成工艺参数的较大变化，进而改变其电气参数，因此对集成电路性能的精确预测变成了一个极富挑战性的任务。时序分析是评价电路性能的一个有效手段，传统的时序分析方法主要利用多工艺角技术进行最差情形延时估算，忽略了工艺参数变化的统计学性质。由于芯片内部工艺参数变化的影响日益增长，这些传统的方法会导致愈发悲观的性能评估结果，这就为统计静态时序分析（SSTA）的发展提供了契机。为解决SSTA精度不高和工艺参数多的问题，本论文提出了改进的工艺参数空间关系分布模型算法，同时提出了基于支持向量机（SVM）的主参数选择算法。
　　传统的空间关系分布模型算法没有考虑芯片工艺参数相互作用的权重大小。为了提高算法在分解空间关系方面的精确性，论文对片间和片内工艺参数分别进行了截尾高斯分布数学建模，分析了标准四叉树模型下芯片网格块间的位置关系，建立多层分布下的高斯空间关系函数方程组求得片内相邻、次邻块间影响的拟合权重系数，对相应的网格块进行赋权并分解工艺参数的非独立空间关系，使得待分析设计（DUA）中各有效路径上的门及互连延时都能用独立随机变量线性和的形式表征，从而便于获取电路延时变化的统计学特征。
　　在主参数选取方面，论文算法采用SVM技术处理不同工艺参数对应的独立随机变量基的集合，通过求解凸二次优化问题，最大限度地去除延时线性表达式中次要的基，提取需要关心的那部分工艺参数成分，大幅度减小传统时序分析的遍历函数模块所需处理的数据量，最后遍历统计时序图获取关键路径输出过渡时间的概率密度函数等统计学数据，预测工艺参数变化下的电路延时。
　　论文基于赋权四叉树分解取独以及SVM分类筛选机制有效降低了片内非独立空间关系分析的复杂性，新算法的复杂度最好的情况下能达到O((Ng+NI)p4n)，其中Ng和NI分别是DUA中门的数量、互连的数量，p是考虑的工艺参数的数量，n是改进四叉树模型中总的分层数。由于在四叉树模型中总的网格块个数是以指数倍增长的，不大的分层数就可以获得较好的精确度，因此新算法的复杂度几乎和给定设计中门及互连的总数成线性关系，基于ISCAS89电路的仿真结果表明论文提出的算法和精确的Monte-Carlo算法的相对误差约在2％左右，证明论文提出的算法精度很高。

目录

封面

中文摘要

英文摘要

目录

第1章 绪 论

1.1 研究背景

1.2 国内外研究现状

1.3 论文的主要工作

1.4 论文的结构安排

第2章 全路径延时模型

2.1 延时计算

2.2 多路径分析

2.3 本章小结

第3章 工艺参数变化分析

3.1 问题描述

3.2 芯片工艺参数变化

3.3 SSTA流程

3.4 本章小结

第4章 四叉树空间分布建模

4.1 基本四叉树

4.2 改进模型

4.3 本章小结

第5章 基于SVM的互连延时算法

5.1 门及互连延时统计学建模

5.2 随机变量基分类算法

5.3 PDF时序分析建模

5.4 算法复杂度分析

5.5 仿真结果

5.6 本章小结

结论

参考文献

攻读学位期间发表的学术论文

声明

致谢