首页> 中文学位 >基于同构多核处理器平台的高质量H.264并行解码器设计实现
【6h】

基于同构多核处理器平台的高质量H.264并行解码器设计实现

代理获取

目录

声明

致谢

摘要

第一章 绪论

1.1 课题的研究意义

1.2 课题的相关技术背景

1.2.1 数字视频编解码技术简介

1.2.2 多核技术处理器的发展简介

1.2.3 同构多核处理器平台TilePro64简介

1.3 课题的研究内容

1.3.1 课题研究内容

1.3.2 论文结构

第二章 相关技术介绍

2.1 H.264标准解码流程及关键技术介绍

2.1.1 H.264标准介绍

2.1.2 熵解码

2.1.3 帧内预测

2.1.4 运动补偿

2.1.5 整数变换与量化

2.1.6 去块滤波

2.2 TILERA多核处理器平台介绍

2.2.1 TILERA平台发展简介

2.2.2 TILERA平台技术介绍

2.2.3 TilePro64多核处理器平台硬件结构

2.2.4 TilePro64多核处理器平台上的软件开发环境

2.3 本章小结

第三章 基于同构多核平台的高质量H.264并行解码器设计

3.1 并行解码器功能概述

3.2 并行解码器设计过程和思路

3.3 并行解码器整体架构

3.4 基于帧序列结构的帧级并行熵解码设计

3.4.1 帧序列熵解码流程并行化设计分析

3.4.2 并行熵解码模块在TilePro64平台实现

3.5 基于任务划分的行级并行重建设计

3.5.1 图像重建模块并行化初步设计

3.5.2 并行重建模块时序同步性分析

3.5.3 并行重建模块优化设计思路

3.5.4 并行重建模块优化结果

3.6 环路滤波并行设计

3.6.1 环路滤波的机制

3.6.2 滤波过程的并行化设计

3.6.3 宏块级的并行滤波再优化

3.6.4 环路滤波并行设计在多核平台上的具体实现

3.7 本章小结

第四章 多核并行解码器的程序实现

4.1 并行解码器整体的程序执行流程

4.2 各个功能模块内部的函数流程

4.2.1 并行熵解码模块程序流程

4.2.2 并行重建模块程序流程

4.2.3 并行滤波模块程序执行流程

4.3 并行解码器API接口设计

4.4 本章小结

第五章 实验结果与分析

5.1 实验测试环境搭建

5.2 解码性能测试

5.3 实验结果分析

5.4 本章小结

第六章 总结和展望

6.1 总结

6.2 展望

参考文献

作者简介

展开▼

摘要

H.264是由ITU-T和MPEG组织联合开发的数字视频标准,该标准较以前的标准能够大幅提高图像压缩率,能够通过较低的码率提供较高的图像质量。随着近年来高清视频应用的广泛普及,H.264标准也得到广泛的应用。为了满足H.264标准复杂度较高的运算需求,使用多核处理器进行高清视频编解码处理成为一种在高清视频应用领域中的最新潮流。
   本文针对H.264高清图像视频的实时解码需求,研究了一种基于同构多核处理器平台的高质量并行解码算法。该算法首先针对图像序列中的不同图像帧实现了基于帧序列结构的帧级并行熵解码设计,利用不同帧之间熵解码过程的可并行性,来实现多帧图像并行熵解码,有效的提高了解码图像序列的解码效率,减小解码时延。其次针对一帧图像的所有宏块行实现基于功能模块的并行重建算法,这种基于任务划分的行级并行重建设计有效的提高了解码流程的并行度和解码效率,有效避免了流水线中核间数据的访问冲突。另外,针对解码流程中时耗较大的环路滤波环节,通过对宏块滤波时的依赖关系,实现多个宏块的并行滤波处理,对行级并行算法进行更深层次上的再优化设计。并通过在宏块层面上对边缘滤波顺序的调整,进一步提高宏块滤波的并行度,有效解决了解码过程的性能瓶颈,有效提高了整体的解码效率。
   实验结果表明,在同构多核处理器平台TILEPro64上,利用16个处理器核实现本并行解码算法,并利用平台所带的优化工具对解码程序进行优化后,可以实现1080P全高清码流的实时解码,并行加速比最高达到8.15。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号