用于高性能锁相环的CMOS振荡器研究

摘要

日益普及的无线通讯网络加快了复杂无线设备系统的革新和部署，射频集成电路设计的集成化是通信系统发展的一个重要方向。振荡器是通信系统的核心部件，它的性能在很大程度上决定了系统的指标。振荡器关键的性能指标包括工作频率、可调范围、相位噪声(Phase Noise)、功耗(Power Consumption)等。而在不同的应用场景和系统中，对振荡器的指标要求也存在较大差异。例如注入锁定的毫米波频段的振荡器设计中，在满足工作频率范围要求的同时降低功耗显得非常有意义。而在较低频率的GHz工作频率范围，降低功耗、优化面积和频率覆盖范围则成为常见的设计要求。
　　论文首先回顾了目前主流振荡器的拓扑类型和电路设计，并进行了多种关键技术的研究。在毫米波频率的注入锁定振荡器的设计中，本文主要研究了低功耗技术。通过设计一种电源端的注入结构，该振荡器能够兼顾其它指标的同时工作在较低的电压下。该电路在Tower JAZZ0.18μm SiGe BiCMOS工艺进行了流片验证，测试结果表明该振荡器能够工作锁定在53.2GHz的频率，核心电路在0.7V的供电电压下功耗为3mW，面积为0.24mm2。
　　论文同时研究了在GHz频率范围内的大带宽振荡器。文中分析了电感电压控制振荡器的理论模型和相位噪声模型，介绍了多比特控制的振荡器各个模块对振荡器Q值的影响。文中给出了电路恒定子带设计和振荡器相噪的优化放法，使每条子带上的频率均满足指标要求。优化后的振荡器的频率范围为3.62-4.35GHz，调谐增益Kvco变化范围为73.8MHz/(0.8V)到75.9MHz/(0.8V)，变化范围约为2.76％，相位噪声在1MHz处可达到-117dBc/Hz。
　　文中也介绍了一些新型的振荡器设计结构，例如有源电感振荡器和变压器并应用于电流控制型锁相环。这种锁相环结构无需采用传统电路的滤波器结构，极大地减小了电路面积和成本。设计的电流型锁相环电路能达到5.12-5.4GHz的锁定范围，而且核心电路模块的面积仅为8100μm2。

目录

声明

致谢

摘要

第一章 绪论

1．1 论文研究背景及意义

1．2 论文的组织结构

第二章 锁相环基本组成单元

2．1 简介

2．2 锁相环基本原理

2．2．1 鉴频鉴相器和电荷泵

2．2．2 低通滤波器

2．2．3 压控振荡器

2．2．4 分频器

2．3 锁相环环路分析

2．4 整数型锁相环的相位噪声模型

2．5 锁相环模型仿真

2．6 本章小结

第三章 高性能振荡器设计

3．1 振荡器基本理论与结构

3．1．1 环形振荡器

3．1．2 注入锁定振荡器

3．1．3 压控振荡器

3．2 注入锁定振荡器设计

3．2．1 测试结果

3．3 压控振荡器电路设计

3．3．1 电感选取

3．3．2 可交电容分析

3．3．3 相位噪声优化

3．3．4 电容阵列分析

3．3．5 KVCO补偿

3．3．6 Q值分析

3．3．7 电路设计

3．4 仿真结果验证

3．5 振荡器设计流程

3．6 本章小结

第四章 CMOS振荡器的系统应用

4．1 有源电感

4．1．1 电流模式滤波器

4．1．2 回转C型有源电感

4．1．3 有源变压器

4．2 电流型锁相环分析

4．2．1 环路动态特性

4．2．2 噪声模型

4．3 电流型锁相环设计

4．3．1 鉴频鉴相器

4．3．2 有源电感振荡器

4．3．3 有源变压器

4．4 后仿仿真结果

4．5 本章小结

第五章 总结与展望

5．1 工作总结

5．2 研究展望

参考文献

硕士在读期间研究成果