嵌入式VPX信号处理系统通信链路技术研究

摘要

信号处理系统在图像处理、通信和军事等领域有着广泛的应用。通过FPGA实现信号处理功能具有功耗低，效率高的特点。FPGA、MCU、DSP不同处理架构芯片同时工作能更好发挥嵌入式系统的优势，具有广阔的应用前景。
　　本文针对信号处理系统的通信链路进行深入研究，在硬件设计的基础上，利用软件实现了通信链路调试和功能的实现。本文首先设计了电路健康管理模块，采用BIT技术对系统状态进行监测，针对可能出现的故障提供解决方案。其次，基于SRIO通信网络设计了重构数据传输链路，并通过重构控制链路实现了对MCU和FPGA的重构功能。然后设计了FPGA与WINDOWS系统交互的驱动程序，实现了对信号处理数据的实时保存。最后构建了测试和验证的软硬件环境，模拟了数据传输通路，对信号处理系统各数据链路进行测试。
　　通过本文设计，实现了信号处理系统的互联互通，确保系统处于安全稳定的工作状态，为下一步信号处理算法开发奠定了良好的基础。
　　经实验验证，信号处理系统的通信链路工作正常，能实时监测系统工作状态，实现动态重构功能，完成PCIe数据传输。

目录

声明

致谢

摘要

插图目录

表格目录

1 绪论

1．1 研究背景

1．2 国内外研究现状

1．3 研究内容及文章组织架构

2 嵌入式VPX信号处理系统相关技术研究

2．1 VPX总线模块

2．2 低速通信协议

2．2．1 软件模拟IIc协议

2．2．2 SPI协议简介

2．2．3 现场总线CAN2．0B

2．3 高速通信协议

2．3．1 DMA技术

2．3．2 RapidIO互联技术

2．3．3 PCIe总线

2．4 Microblaze软核

2．5 本章小结

3 电路健康管理模块设计与实现

3．1 电路健康管理模块数据链路设计

3．1．1 互联架构设计

3．1．2 健康管理状态监测

3．1．3 系统安全设计

3．2 电路健康管理模块数据报文规范要求

3．2．1 数据报文接收

3．2．2 BIT报文发送

3．3 电路健康管理模块软件实现

3．3．1 软件模拟IIC功能

3．3．2 CAN命令解析及请求BIT数据

3．3．3 FPGA健康管理信息回传

3．4 本章小结

4 重构模块设计与实现

4．1 重构模块数据链路设计

4．1．1 PFGA在线配置链路

4．1．2 基于Microblaze通信链路管理

4．1．3 SRIO数据交换链路

4．2 FPGA重构实现

4．2．1 FPGA重构控制链路

4．2．2 FPGA重构数据链路

4．3 MCU软件重构实现

4．4 本章小结

5 PCIe通信链路设计与实现

5．1 PCIe设备驱动设计基础

5．1．1 WDF驱动开发理论基础

5．1．2 驱动程序通信链路

5．1．3 驱动程序安装文件设计

5．2 驱动程序设计

5．2．1 驱动程序加载流程

5．2．2 驱动程序处理函数

5．2．3 硬件交互流程

5．3 应用程序设计

5．3．1 应用程序与驱动程序交互

5．3．2 图形界面编写及其初始化

5．3．3 PCIe数据传输

5．4 本章小结

6 系统测试与验证

6．1 电路健康管理模块通信链路测试与验证

6．1．1 请求BIT信息通信链路测试

6．1．2 BIT信患上传通信链路测试

6．1．3 其他通信链路测试

6．2 重构模块通信链路测试与验证

6．2．1 SRIO通信链路测试

6．2．2 FPGA重构命令测试

6．2．3 MEU重构测试

6．3 PCIe通信链路测试与验证

6．4 本章小结

7 总结与展望

7．1 总结

7．2 展望

参考文献