基于CNFET的三值显性脉冲式触发器设计

摘要

触发器是微型芯片关键组成部分，触发器速度与功耗对数字集成电路具有重要影响。目前芯片设计中大多采用基于Si材料的MOS管，限制了电路进一步向低功耗、高性能、高密度发展。采用多值逻辑原理设计的新型电路可以传输(0,1,2)三种信号，从而提高电路单线信息携带能力，有效减少芯片内布线面积，增加芯片集成度。显性脉冲式触发器是由一个外部脉冲信号发生电路和锁存电路组合而成，结合碳纳米管场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)的三值显性脉冲式触发器相较于传统三值主从触发器，具有结构简单、延时低、速度快等优点，从而应用于三值计数器，得到高信息密度与低功耗电路。论文将分为以下几个部分进行研究：
　　1、基于CNFET文字电路介绍介绍和脉冲信号发生器设计：通过研究多值开关—信号理论和CNFET的结构特点，设计文字运算电路；利用节点充放电，设计基于CNFET的脉冲信号发生器，为后续设计基于CNFET的三值显性脉冲式触发器奠定基础。
　　2、基于CNFET的三值脉冲式D触发器设计：通过对二值D触发器和脉冲式电路结构研究,结合多值开关—信号理论，设计基于CNFET的单边沿三值脉冲式D触发器和双边沿三值脉冲式D触发器。
　　3、基于CNFET的三值JKL触发器设计：分析三值JKL触发器电路结构及工作原理，根据开关电路的设计方法，设计基于CNFET的单边沿三值脉冲式JKL触发器和双边沿三值脉冲式JKL触发器。
　　4、基于CNFET脉冲式触发器的三值计数器设计：分析三值计数器的工作原理，根据加法计数器和减法计数器不同的跳变条件，设计三值脉冲式T触发器，再应用该触发器设计基于CNFET的三值加法计数器，并结合进位原理给出N位计数器设计方法。
　　对以上设计的触发器与计数器利用HSPICE模拟分析，均得到正确的逻辑功能，然后与不同方法设计的电路进行功耗、速度、结构等方面比较，结果表明设计的触发器及其应用均优于对比电路。

目录

声明

引言

1 绪论

1.1 选题意义和背景

1.2 国内外研究现状

1.3 内容安排

2 基于CNFET文字电路介绍和脉冲信号发生器设计

2.1 三值开关—信号理论

2.2 CNFET结构特点

2.3 脉冲信号发生器设计

2.4 计算机仿真与分析

2.5 本章小结

3 基于CNFET的三值脉冲式D触发器设计

3.1 单边沿显性脉冲式D触发器

3.2 双边沿显性脉冲式D触发器

3.3 计算机仿真与分析

3.4 本章小结

4 基于CNFET的三值JKL触发器设计

4.1 单边沿显性脉冲式JKL触发器

4.2 双边沿显性脉冲式JKL触发器

4.3 计算机仿真与分析

4.4 本章小结

5 基于CNFET脉冲式触发器的三值计数器设计

5.1 传统三值加法计数器

5.2 三值加法计数器

5.3 计算机仿真与分析

5.4 本章小结

6 结束语

6.1 本文工作小结

6.2 未来工作展望

参考文献

附录A

在学研究成果

致谢