声明
第一章 绪论
1.1 课题研究背景
1.2 小数分频器研究的意义和现状
1.3 论文的主要贡献
1.4 论文结构
第二章sigma delta小数型频率综合器基础
2.1 锁相环式频率综合器
2.1.1 整数N型锁相环频率综合器
2.1.2 小数型锁相环频率综合器
2.2 小数杂散的产生
2.3 消除小数杂散的方法
2.3.1 DAC相位补偿
2.3.2 随机加抖
2.3.3sigma delta调制器
第三章 多模分频器的设计
3.1 D触发器
3.1.1 SCL结构的D触发器
3.1.2 伪差分结构D触发器
3.1.3 真单相时钟触发器(TSPC)
3.2 双模2/3预分频器
3.2.1 传统的2/3预分频器结构
3.2.2 改进型2/3预分频器结构
3.2.3 两种2/3分频器的比较
3.3 多模分频器
3.3.1 2/3分频器级联构成多模分频器
3.3.2 双模预分频器P/S计数器结构的多模分频器
3.3.3 本论文中多模分频器
第四章sigma delta调制器的理论基础
4.1 过采样和噪声整形
4.1.1 过采样
4.1.2 量化噪声和噪声整形
4.2一阶sigma delta调制器结构
4.2.1一阶sigma delta调制器与累加器的关系
4.2.2一阶sigma delta调制器的等效模型
4.3 量化噪声和相位噪声的关系
第五章sigma delta调制器的实现
5.1 加法器的实现
5.2单环sigmadelta调制器和MASH sigma delta调制器
5.2.1单环sigma delta调制器
5.2.2MASH sigma delta调制器
5.3高阶MASH sigma delta调制器的设计
5.3.1随机加抖对sigma delta调制器的影响
5.3.2 阶数对MASH结构SDM的影响
5.3.3数据位数对MASH sigma delta调制器的影响
第六章 小数分频器的仿真、版图设计和测试
6.1 小数分频器的仿真
6.2 小数分频器的版图设计
6.3 小数分频器的设计流程
6.4 小数频率综合器的测试
第七章 总结与展望
7.1 设计总结
7.2 未来展望
参考文献
发表论文和科研情况说明
致谢