高速大容量卫星数传系统地面信息处理技术研究

摘要

CCSDS标准协议对数据进行高速率打包、多路合成、纠错编码;同时建立了虚拟信道方法,以时分制为基础实现多用户共享信道.另一方面,空间数据通信协议的标准也不是一成不变的.随着通信、计算机以及电子设计与制造新技术在空间方面的不断进步,这些协议也处在不断的发展中.往往因为协议的变化设计就会重新修改,故在设计中就必须有为以后系统升级和改变设计所做的考虑.该论文的设计就是遵循了这样的设计思路,使用的Reed-Solomon纠错编译码是CCSDS推荐的RS[255,223]码,通过高性能FPGA的硬件描述来实现,提高了处理的速度.把地面信息处理系统或某些部分转移到软件(这里的软件是指DSP、ASIC、FPGA里的软件)上来,使系统升级或功能改变基于软件,这样灵活性高且代价小.数传系统地面处理部分执行的功能基本上是卫星信息处理的反过程,主要完成信息的恢复.在MATLAB环境下可以建立整个系统的数学模型进行功能性仿真.Reed-Solomon码(简称RS码)是一种重要的循环码,是分组码中纠错能力最强的纠错码,在通信系统和计算机存储系统中应用很广泛.虽然RS码有很多优越的性能,但它的译码过程比较复杂.无论是用硬件方案还是软件方案,RS码的译码都要占用相对而言较多的资源,因此寻找一种经济实用的译码方案成为纠错编码领域的一个重要课题.RS码的硬件译码器在过去都是用ASIC实现的,研究开发的成本很高.随着强编程器件(FPGA,CPLD)的发展,其性能不断提高而价格不断下降.Altrea公司的APEX20KE系列可编程器件的性能已经达到SOPC(片上可编程系统)的性能,是基本查找表、乘积项、嵌入式存储器的多核结构的第一个PLD器件.该论文用一片300,000门的EP20K300E实现了可纠16个符号错误的8进制的[255,223]RS码译码器,并详细讨论了解扰和RS码的译码理论及硬件译码器在APEX20KE系列FPGA可编程器件上的实现过程.

目录

文摘

英文文摘

第一章绪论

§1-1卫星信息处理技术的研究现状

§1-2卫星数传系统地面信息处理技术

§1-3本文主要研究工作

第二章卫星信息处理技术的基础知识

§2-1 CCSDS

§2-2同步加解扰

§2-3 RS编解码

2.3.1多项式环与有限域

2.3.2纠错码和RS码的理论基础

2.3.2RS码编码器

2.3.3RS码译码概述

2.3.4RS码译码的传统方法

2.3.5错误位置多项式σ(X)的计算方法和BM迭代算法

2.3.6几种求解关键方程式的算法

第三章软硬件实现

§3-1软件实现

§3-2硬件实现

3.2.1硬件方案选择

3.2.2PLD/FPGA结构与原理初步

3.2.3FPGA选择以及算法的实现途径

第四章数值仿真分析

§4-1系统数学模型

§4-2软件仿真结果分析

§4-3硬件仿真结果分析

§4-3软硬件仿真结果对比分析与评价

第五章结论与展望

§5-1结论

§5-2展望

参考文献

研究阶段发表的与课题相关的论文

致 谢

附录A PLD设计相关术语