高密度等离子体辅助CVD工艺在集成电路制造中应用与改善

摘要

在集成电路制造中,薄膜沉积技术的运用是一个重要环节。作为薄膜沉积技术其中之一的高密度等离子体辅助化学气象沉积(High Density Plasma Chemical Vapor Deposition,简称HDP CVD)工艺以其优越的性能,在实际生产中得到越来越广泛的应用。本文对HDP CVD工艺原理、淀积设备和测量方式做了详细的介绍,并对其在生产中出现的空洞缺陷(Void Defect)做了细致的研究。
　　随着集成电路技术的不断发展,器件的特征尺寸的不断缩小,这对HDP CVD工艺的间隙填充能力带来了挑战。在集成电路制造中,我们通过对淀积刻蚀比的调节可以有效的控制空洞缺陷的发生。文章通过大量的实验分析,找出了HDP CVD工艺中影响薄膜淀积速率和刻蚀速率的工艺参数和其变化规律。
　　文章作者以其在芯片制造企业中薄膜沉积部门的工作经验为基础,通过理论分析和实践,总结出一套解决HDP CVD工艺中空洞缺陷的方法,从而提高了生产效率和工艺的稳定性,增强了公司在业界的竞争力。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 引言

1.2 CVD简介

1.3 CVD 技术的发展

1.4 本文的思路与创新之处

第二章 高密度等离子体辅助CVD淀积设备和工艺原理

2.1 HDP CVD薄膜淀积设备介绍

2.2高密度等离子体辅助CVD工艺原理

2.3本章小结

第三章 高密度等离子体辅助CVD工艺在集成电路制造中的应用

3.1 HDP CVD薄膜在集成电路制造中的应用

3.2集成电路制造中对HDP CVD薄膜的工艺要求

3.3高密度等离子体辅助CVD薄膜的测量参数

3.4 本章小结

第四章 HDP CVD在集成电路生产中缺陷的研究和改善

4.1 空洞缺陷（Void）的形成机理

4.2 总刻蚀速率的测量

4.3 总淀积速率的测量

4.4 影响总刻蚀速率的相关参数

4.5 影响总淀积速率的相关参数

4.6生产中空洞缺陷的排查方法

4.7 本章小结

第五章 总结与展望

参考文献

致谢