折叠共源共栅低噪声放大器设计

摘要

近年来，无线通讯和CMOS工艺得到了很大发展，射频集成电路逐渐采用CMOS工艺实现。通信系统前端电路尤其是LNA必须具有低的噪声系数和高线性度，在低功耗的条件下实现这些要求是射频通信系统关键技术之一。低噪声放大器是整个接收系统的第一级，因此其增益、噪声、线性度等直接影响整个电路系统的性能。为了实现高可靠性和低成本的要求，电路需要更高集成度，因此射频收发机需要能够单片集成。 移动通信系统中，接收机的性能常常受到供电电压的影响。因此本文采用了折叠共源共栅结构，可以在很低的电压下正常工作，并拥有较好的性能。在传统折叠共源共栅低噪声放大器中，两级之间采用直接相连的方式传递信号。由于共源输出阻抗和共栅输入阻抗很难直接达到匹配，这就使得信号在传递过程中被反射。基于这一考虑，本文详细分析了共源级栅漏电容的影响、共源级输出阻抗和共栅输入阻抗，并提出了PAI型级间匹配的设计方案，此优化结构能实现两级之间的共扼匹配，使信号的正向传输最大化，从而增大信噪比降低噪声。同时，带级间匹配的LNA一定程度上解除了各项参数的钳制，使得优化过程更加简单方便。 本文采用0．18微米CMOS工艺，设计了一种低电压折叠共源共栅低噪声放大器。电源电压为1V。在工作频率2．45GHz时仿真结果显示：噪声系数为1．087dB，增益为22．535dB，一分贝压缩点为-11．746。功耗为10mW。

目录

文摘

英文文摘

声明

第1章绪论

1.1课题背景

1.2国内外研究现状

1.3本文所做的工作及各章的安排

第二章 低噪声放大器与接收机

2.1收发机结构

2.1.1收发器结构

2.1.2接收机的性能与低噪声放大器

2.2低噪声放大器的几种拓扑结构比较

2.2.1电阻匹配共源结构

2.2.2跨导匹配共栅结构

2.2.3并联—串联式反馈结构

2.2.4电感源极负反馈式结构

2.2.5外接栅源电容的电感源极负反馈结构

2.3低电压低噪声放大器

第三章 折叠CAsC0低噪声放大器

3.1带级间匹配的折叠共源共栅低噪声放大器

3.2输入输出阻抗的优化设计

3.3级间匹配网络设计

3.3.1共源级输入阻抗

3.3.2共栅级输入阻抗

3.4噪声系数的分析与优化设计

3.5 Miller效应的影响

3.6线性度优化设计

3.7稳定性分析

3.8改进后的LNA在各项参数调整时的独立性分析

第四章低噪声放大器仿真与分析

4.1电路仿真

4.2仿真分析

4.3本章小结

第五章 总结与展望

参考文献

致谢

攻读硕士学位期间的研究工作