一种高速运放的分析与设计

摘要

近年来，随着通讯、网络及消费电子等应用领域的发展，半导体集成电路(IC)芯片种类及数量的需求日益增加，性能要求也越来越高，迫使设计者们对IC性能加以改进和优化，其途径主要是从工艺、材料、电路结构等几个方面入手。系统的总体性能往往由其内部的模块承担，运算放大器(运放)作为许多模拟和数模混合系统中一个完整的部分，也是构成这些系统的基本单元，其精度与速度对整个系统的效能起着决定性的作用，因而在设计和优化过程中占据着一个重要的位置。
　　 本文主要针对高速运放进行研究。通过对运放增益、带宽、摆率、相位裕度和建立时间等性能参数及其相互联系的分析，通过对比几种典型的运放结构，确定了全差分共源共栅两级结构的基本框架；考虑到高速运放对信噪比与失真度的严格要求，设计了一个基准电压源电路为运放提供电压电流偏置；从系统稳定性及电路面积方面考虑，频率补偿电路采用了共源共栅密勒补偿方法；此外，为了使电路的直流工作点及输出共模电平稳定在一定的范围内，本文还设计了一种共模反馈电路。
　　 对本文所设计的高速运放用HSPICE进行了仿真，并基于0.18μm CMOS工艺和Cadence设计平台，对运放的版图进行了初步的设计。仿真结果显示，在5pF电容负载情况下，其单位增益带宽为104.32MHz，开环增益达到105.11dB，相位裕度为67.5°，摆率达208 V/μs，功率损耗约为6.4mW，频率为1kHz时等效输入噪声电压不到0.8nV，所有参数均达到了预期指标。
　　 上述结果表明，该高速运放具有开环增益大、频带较宽、建立时间快、失真和噪声小、直流特性好等特点，可应用于对精度与速度均有较高要求的高速模/数转换器、开关电容滤波器、采样-保持电路、流水线模/数转换器等电路与系统中。此外，本文为确定各MOS管具体参数所作的理论推导及全差分运放的仿真方法均具有普适性。

目录

文摘

英文文摘

声明

第一章 绪论

1.1 课题背景

1.2 国内外研究现状与成果

1.3 本文的主要工作

第二章高速运放的设计基础

2.1 运放总体结构及设计方法

2.1.1运放总体结构分析

2.1.2运放设计方法概述

2.2 基本参数介绍

2.2.1开环增益

2.2.2开环带宽与单位增益带宽

2.2.3相位裕度

2.2.4转换速率

2.2.5电源抑制比

2.2.6共模抑制比

2.2.7其他参数

2.3 设计指标

第三章基准电路的分析与设计

3.1 传统的带隙基准电压源

3.1.1基本原理

3.1.2曲率补偿问题

3.2 VBE线性化补偿带隙基准

3.2.1核心电路

3.2.2运放电路

3.2.3启动电路

3.3 带隙基准整体电路的仿真

第四章高速运放的分析与设计

4.1 主体电路

4.2 偏置电路

4.3 补偿电路

4.3.1电路结构分析

4.3.2小信号电路分析

4.4 共模反馈电路

4.5 参数计算

4.5.1电路开环增益

4.5.2电路零极点分布

4.5.3电路摆率

4.5.4确定宽长比

第五章高速运放的仿真验证

5.1 直流特性

5.1.1共模输入范围仿真

5.1.2输出摆幅仿真

5.1.3直流传输特性仿真

5.1.4失调电压仿真

5.2 交流特性

5.2.1开环增益、单位增益带宽与相位裕度仿真

5.2.2共模抑制比仿真

5.2.3电源抑制比仿真

5.3 瞬态特性

5.3.1转换速率仿真

5.3.2建立时间仿真

5.3.3瞬态特性仿真

5.4 高速运放功耗仿真

5.5 高速运放等效输入噪声仿真

第六章高速运放的版图设计及后仿

6.1 匹配问题

6.1.1 MOS管的匹配

6.1.2电阻的匹配

6.1.3双极晶体管的匹配

6.2 本文运放的版图设计

6.3 版图验证

6.3.1设计规则检查

6.3.2 电学规则检查

6.3.3版图与电路图一致性检查

6.4 后仿真结果

结论与展望

致谢

参考文献

攻读硕士学位期间发表的论文