时间继电器智能测试仪研究

摘要

在电子设计领域，随着计算机技术、大规模集成电路技术、EDA(ElectronicsDesign Automation)技术的发展和可编程逻辑器件的广泛应用，传统的自下而上的数字电路设计方法、工具、器件已远远落后于当今技术的发展。基于EDA技术和硬件描述语言(VHDL)的自上而下的设计技术正在承担起越来越多的数字系统设计任务。本课题的时间继电器智能测试仪的设计就是采用自上向下的设计方法，用单片机作为系统的主要控制部件，实现对整个电路的测试信号控制、数据运算处理、键盘扫描和控制液晶显示器(LCD)的显示输出等。以一块现场可编程逻辑器件FPGA(Field Programmable Gate Array)芯片(ACEX lK30)，完成测时间继电器/测频、基准频率分频、时序逻辑控制、计数、输出等功能。在QuartusII平台上，用VHDL语言编程完成了FPGA的软件设计、编译、调试、仿真和下载。当选择测时间继电器时，在AT89S52单片机控制下给出一个启动信号，由时间继电器信号控制的闸门信号打开，同时时间继电器的信号和时间基准信号分别被送入计数器的输入端开始计数，当闸门信号关闭时计数器都同步停止计数，单片机将FPGA内的12位十进制计数器的计数值读入其内存进行处理后，并将计数结果送LCD显示。通过对本地键盘或远地可程控面板操作，可以分别对测时间继电器/测频率进行控制，同时也可以对计数器的开启、停止计数功能进行控制，也可以对各个计数器进行初始化。该系统除了能够测量时间继电器时间段外，还可以测试信号的频率等。AT89S52单片机内含256字节RAM和8K字节快闪存储器，因此全部控制程序可装入单片机。系统将单片机的控制灵活性及FPGA芯片(ACEXK30)的现场可编程性相结合，不仅大大缩短了开发研制周期、降低了设计成本，而且使本系统具有结构紧凑、体积小、重量轻、可靠性高，测量时间/频率范围宽、测量精度高等优点。填补了我军某型航空时间继电器智能测试仪的空白，具有较高的经济价值和军事价值。本文详细论述了系统各部分硬件电路组成，单片机和FPGA的软件编程设计以及自上而下的设计方法。

目录

文摘

英文文摘

声明

第1章绪论

1.1本课题研究的目的和意义

1.2国内外时间继电器测试仪现状及其发展趋势

1.3本课题研究的主要内容

1.4时间/频率测量方法及其产生的误差分析

1.5时间继电器测试仪设计方案论证

第2章时间继电器测试仪的硬件电路设计

2.1时间继电器测试仪的组成及总体框图

2.2单片机控制模块设计

2.3基于VHL及QuartusⅡ设计测试仪模块

2.4时间继电器测试仪模块设计

2.5时间继电器测试仪外围电路设计

第3章时间继电器测试仪的软件设计

3.1时间继电器测试仪软件的总体设计

3.2单片机的编程

3.3基于LabView的虚拟仪器设计

3.4实物展示

第4章时间继电器测量仪的误差分析及设计中注意事项

4.1时间继电器测量仪原理误差分析

4.2时间继电器测量仪设计中的几点体会

第5章结论与展望

5.1结论

5.2展望

附录

参考文献

在校期间发表论文

致谢