基于FPGA的高速高阶FIR滤波器设计

摘要

随着雷达、图像、通信等领域对信号高速处理的要求，研究人员正寻求高速的数字信号处理算法，以满足这种高速地处理数据的需要。常用的高速实时数字信号处理的器件有ASIC、可编程的数字信号处理芯片、FPGA，等等。　　本文研究了时域FPGA上实现高速高阶FIR数字滤波器结构，并实现了高压缩比的LFM脉冲信号的匹配滤波。文章根据FIR数字滤波器理论，分析比较实现了FIR滤波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上设计了高速高阶FIR滤波器。并详细进行了分析；设计出了一个256阶的线性调频脉冲压缩信号的匹配滤波器设计实例，并用ModelSim软件进行了仿真。

目录

文摘

英文文摘

独创性声明及关于论文使用授权的说明

第一章绪论

1.1课题研究的意义

1.2国内外研究动态

1.2.1数字信号处理的发展动态

1.2.2 FPGA实现FIR数字滤波器

1.3本课题研究方法和主要工作

第二章FIR数字滤波器实现结构及算法比较

2.1 FIR滤波器结构

2.2 FIR滤波器设计流程

2.3基于乘法器结构的FIR滤波器在FPGA上的实现结构

2.3.1基于乘累加FIR滤波器结构

2.3.2基于并行乘法器直接型FIR滤波器结构

2.3.3基于并行乘法器转置型FIR滤波器结构

2.3.4基于并行乘法器脉动型(systolic)FIR滤波器结构

2.3.5基于乘法器的半并行(Semi-Parallel)FIR滤波器结构

2.3.6三种并行结构比较

2.4基于分布式(DA)算法的FIR滤波器在FPGA上实现结构

2.4.1分布式算法原理

2.4.2改进的分布式算法

2.4.3位串分布式(SDA)算法

2.4.4并行分布式(PDA)算法

2.4.5串并结合的分布式算法

2.5分布式算法与基于乘法器结构的FIR滤波器实现比较

2.6本章小结

第三章FPGA技术及Xilinx Virtex IIFPGA芯片

3.1 FPGA发展基本概况

3.2 VIRTEX Ⅱ系列FPGA结构及特点

3.2.1 Virtex-Ⅱ系列FPGA概述

3.2.2 Virtex-ⅡFPGA的结构

第四章基于FPGA的FIR滤波器设计

4.1 4阶FIR滤波器设计

4.1.1加法器阵列的设计

4.1.2 ROM查找表阵列的设计

4.1.3 4阶FIR滤波器设计综合

4.2高阶FIR滤波器设计

4.2.1 8阶FIR滤波器设计

4.2.2高阶FIR滤波器设计

4.3本章小结

第五章256阶的匹配滤波器设计实例

5.1系统要求

5.2匹配滤波器

5.3基于FPGA的匹配滤波器设计

5.3.1基于FPGA的4阶IQ双通道FIR滤波器设计

5.3.2 256阶IQ双通道滤波器设计

5.3.3 256阶匹配滤波器设计

第六章设计仿真与验证

6.1时钟模块的功能仿真

6.2 4阶IQ双通道滤波器设计仿真

6.2.1采用方法1舍位的仿真

6.2.2采用方法2舍位的仿真

6.2.3采用方法3舍位的仿真

6.3 256阶匹配滤波器的设计仿真

6.3.1输入数据的获取与输出数据的处理

6.3.2采用方法1舍位的仿真

6.3.3采用方法2舍位的仿真

6.3.4采用方法3舍位的仿真

6.3.5仿真图分析比较

6.4本章小结

总结与展望

致谢

参考文献

个人简历