3GPP Turbo码SW-Max-Log-Map算法译码器IP核的设计与实现

摘要

本文主要研究了3GPP协议规定的Turbo码编码方案,完成了SW-Max-Log-Map算法的Turbo码译码器IP核的设计和实现。
　　介绍了Turbo码的两大类译码算法。在此基础上,给出了Turbo码SW-Max-Log-Map译码算法的浮点和定点仿真性能分析。
　　根据定点仿真模型确定的硬件设计参数,本文完成了SW-Max-Log-Map算法的Turbo码译码器IP核的设计和验证,详细阐述了Turbo码译码器IP核的硬件实现结构。分别详细讨论了各子模块的功能及实现,特别给出了交织器和SW-Max-Log-Map核心译码模块的硬件实现方案,完成了译码器各级子模块和顶层模块的RTL级设计,并对所有模块进行了功能仿真。最后按照“TOP-DOWN”的策略完成了译码器的逻辑综合和静态时序分析。Turbo码译码器IP核的验证结果表明该设计满足3GPP标准。
　　Turbo码的译码过程计算量巨大,因此,采用传统的方法实现将面临译码延时大的难题。与传统方法相比,本文在译码器的硬件设计实现时,采用了滑窗技术,引入了乒乓buffer的机制,使交织地址计算和迭代译码过程同时进行,大大减少了译码延时和硬件资源的消耗。同时,在设计中还加入了流水线技术,进一步提高了译码速度。

目录

封面

声明

中文摘要

英文摘要

目录

全文框图索引目录

缩略术语索引

第一章 引言

§1.1 第三代(3G)移动通信系统中的信道编码技术

§1.2 Turbo码的发展和现状

§1.3 知识产权核

§1.4 课题研究意义

§1.5 论文研究内容

第二章 Turbo码的编译码原理和译码算法

§2.1 信道模型和信道编码

§2.2 Turbo码的编码方案

§2.3 Turbo码的译码方案

§2.4 Turbo码的基本译码算法

§2.5 小结

第三章 Turbo码的仿真和性能分析

§3.1 3G系统中的Turbo码编码方案

§3.2 Turbo码浮点仿真性能分析

§3.3 Turbo码定点仿真量化参数的选择

§3.5 小结

第四章 Turbo码译码器IP核设计

§4.1 Turbo码译码器结构

§4.2 译码器控制器

§4.3 支持SW-Max-Log-Map算法的交织器设计

§4.4 输入模块

§4.5 SW-Max-Log-Map算法核心译码器的设计

§4.6 先验信息/外部信息Buffer模块

§4.7 硬译码模块和输出Buffer

§4.8 小结

第五章 Turbo码译码器IP核逻辑综合及验证

§5.1 Turbo码译码器IP核功能仿真及验证结果

§5.2 逻辑综合

§5.3 静态时序分析

§5.4 小结

第六章 结束语

致谢

在硕士研究生期间发表的论文

参考文献

附录A Turbo译码器IP核顶层模块综合Shell脚本文件

附录B Turbo译码器IP核顶层模块约束文件

附录C Turbo译码器IP核顶层模块综合报告

附录D Turbo译码器IP核顶层模块静态时序分析报告