数字电视中的RS译码器及LDPC编译码器设计与硬件实现

摘要

信道编码是数字通信系统中的重要组成部分和关键技术之一。使用信道编码中的前向纠错码，既可以提高通信系统中传输信息的可靠性，又可以保证通信的实时性。并且随着编码理论和集成电路技术的迅速发展，许多曾经实现困难的纠错码系统逐渐被应用到实际通信系统中。如何通过集成电路技术设计实现纠错码系统，使其既能满足通信系统中的可靠性和及时性的要求，又能尽量保证在集成电路中的高速低开销的原则，成为了通信系统设计实现中的重要内容之一。 本文针对上述问题，以RS码和LDPC码为研究对象，在深入分析两种码的原理和编译码算法基础上，通过集成电路设计手段，对两种码的编译码系统进行了结构设计及实现。主要内容有： (1)详细研究了RS的译码算法，设计实现了RS译码器。 (2)研究了RS译码器重要组成部分，有限域乘法器的实现方法，并对其进行优化。 (3)详细研究了LDPC码型和编译码算法，设计实现了LDPC编码器和LDPC译码器。 (4)提出了一种LDPC编码器的设计方案。特别是提出了一种有利于硬件实现的基于准循环生成矩阵的LDPC编码过程分解方法。 (5)提出了一种基于堆栈的快速BCJR译码运算模块设计。 (6)提出了一种应用在LDPC译码器中的基于循环偏移的可编程交织器设计。

目录

文摘

英文文摘

论文说明：图表目录、缩略字表

声明

第一章引言

1.1数字通信系统中的信道编码

1.1.1数字通信系统的组成

1.1.2纠错码分类

1.2 RS码和LDPC码的研究情况和设计流程

1.2.1 RS码研究情况

1.2.2 LDPC码研究情况

1.2.3 FEC编译码器的硬件设计流程

1.3本论文的选题和研究内容

1.3.1选题意义和课题来源

1.3.2论文主要贡献和内容安排

第二章RS码原理及算法

2.1 RS码原理

2.1.1 BCH码原理

2.1.2有限域

2.1.3 RS码

2.1.4 STiMi标准中的RS码

2.2 RS码译码算法

2.2.1 BCH码译码的一般原理

2.2.2 RS码的代数译码算法描述

第三章RS码译码器结构及硬件实现

3.1基于IBM算法的RS译码器结构设计

3.1.1总体结构设计

3.1.2计算伴随式模块设计

3.1.3关键方程求解模块设计

3.1.4计算错误位置和计算错误值模块设计

3.2有限域乘法器设计

3.2.1有限域乘法器的设计

3.2.2乘数为参数的有限域乘法器的优化

3.3本章小结

第四章LDPC码原理及算法

4.1LDPC码原理

4.1.1分组码

4.1.2 LDPC码原理

4.1.3 DMB-T标准中的LDPC码

4.2 LDPC码译码算法

4.2.2TPMP算法

4.2.3TDMP算法

4.3基于DMB-T标准的LDPC码译码性能

第五章LDPC码编译码器结构及硬件实现

5.1 LDPC编码器设计

5.1.1基于QC矩阵的LDPC编码过程分析

5.1.2LDPC编码器设计

5.1.3设计结果

5.2LDPC的译码器设计

5.2.1基于TDMP算法的结构设计

5.2.2基于BCJR算法的分量译码器模块设计

5.2.3软入软出译码器阵列设计

5.2.4存储空间的划分

5.2.5交换网络设计

5.3设计结果

第六章结论

6.1全文总结

6.2未来的研究方向

致谢

参考文献

硕士研究生期间取得的研究成果

个人简历