1.8GHz CMOS整数频率合成器设计

摘要

近几年无线通信市场的快速发展推动了低成本、低功耗、小面积无线收发机的研究与开发。同时随着CMOS、Bi-CMOS工艺技术的进步，使得无线接收机系统中的大部分单元电路，如低噪声放大器(LNA)、混频器(Mixer)、滤波器(Loop Filter)以及频率合成器(Frequency Synthesizer)都可以实现单片化。基于锁相环的频率合成器是无线收发器中的关键部件，因为它为射频系统提供稳定的、可编程的、低噪声的本地振荡信号(LO)信号。频率合成器工作于无线收发系统的高频部分，消耗了收发器中的大部分功耗，并决定了它的性能。
　　 本文以“自上而下”(Top-Down)的设计流程为主线，分别从系统级和电路级设计入手，探讨了锁相环频率合成器环路参数及其各模块的设计方法，并采用SMIC 0.18um CMOSRF工艺设计了一个三阶锁相环整数频率合成器。
　　 首先，在系统级设计方面，通过开环和闭环s域模型分析得到锁相环频率合成器系统参数设计流程，给出满足系统稳定性的环路参数计算方法，并建立Simulink行为级仿真模型加以验证。
　　 其次，简单介绍了压控振荡器的基本原理和分类，对窄带和宽带电感电容压控振荡器的具体电路实现方式进行了系统总结。因为电感电容压控振荡器(LC VCO)的相位噪声特性限制了通信系统的质量，所以它一直是学术界研究的热点。本文首先对两种常用的相位噪声模型：线性时不变模型及其Lesson改进模型和线性相位时变模型进行了系统的分析，找出了LC VCO相位噪声特性的影响因素，为低相位噪声压控振荡器的设计奠定了理论基础。
　　 接着，详细分析了LC VCO相位噪声形成的物理机理，通过分析交叉耦合负阻对、变容管和尾电流源在LC VCO中的作用，总结了四种实用的相位噪声优化方法：尾电流源管尺寸优化、电容滤波、开关电容阵列粗调和共模点电感电容滤波技术。
　　 最后，根据前面讨论的结果，采用SMIC 0.18um CMOSRF工艺实现了一个参考频率为10MHz，中心频率为1.8GHz的整数频率合成器。采用三种相位噪声优化方法设计了调谐范围覆盖1.6GHz～2.1GHz的LC VCO，Cadence SpectreRF仿真表明相位噪声有大约6dB的改善，输出中心频率为1.8GHz时，相位噪声为-104dBc/Hz@100kHz，-127dBc/Hz@1MHz。系统分析了PFD和电荷泵模块的非理想因素对频率合成器参考杂散的影响，并设计了无鉴相死区的PFD电路和采用轨对轨运放、Replica Bias技术实现的高电流匹配度的电荷泵电路。通过合理设计前端双模预分频电路、可编程P计数器和S计数器可实现任意分频比。整个频率合成器电路在10us内就可以完成锁定，功耗40mW，版图面积为1.5mm2*2 mm2。