小型化SAR实时成像处理机的设计与实现

摘要

由于小型无人机平台的限制，它可搭载的有效载荷在重量、体积、功耗等方面有着严格的要求。要使小型无人机或其它小型飞行平台能搭载实用化SAR，就必须设计出适用的小型化SAR。实时成像处理机是SAR系统的一个重要组成部分。一般来说，小型飞行平台配备的信息传输系统带宽较窄，不能直接传输雷达回波原始数据，必须在平台上完成实时成像处理，再将图像数据下传至地面站。因此高性能、小体积、低功耗的实时成像处理机将是能够实现小型化SAR的关键。
　　 传统的基于FPGA平台的SAR实时成像处理机常采用多芯片实现，即距离压缩板、矩阵转置板、方位压缩板级联的设计方案。针对小型化SAR实时成像处理机体积小、重量轻、功耗低的特点和要求，本文在一块高端FPGA芯片上实现SAR实时成像处理全过程，即距离压缩、矩阵转置、方位压缩。为进一步降低存储空间和下传数据带宽，本文基于FPGA设计的小型化SAR实时成像处理机在完成压缩成像处理后，直接在处理机中进行灰度量化，将32bit成像压缩后的点复数数据量化为8bit灰度值。具体的研究内容为：
　　 1.根据实时成像处理RD算法理论和系统参数要求，对系统数据量和运算量做了全面分析。再结合主要模块资源消耗及其仿真，选择1片Altera公司StratixⅡ系列的EP2S90 FPGA芯片实现小型化SAR实时成像处理机。
　　 2.成像压缩模块详细设计。首先对压缩模块进行子模块划分，随后详细介绍了FFT MegaCore的定制及其输入、输出控制时序设计，最后对压缩模块的FPGA存储分配和资源消耗进行分析。
　　 3.灰度量化模块详细设计。先对灰度量化算法进行了分析和仿真比较，然后详细介绍了复数求模子模块、量化子模块、SDRAM控制器的设计。
　　 4.进行成像压缩、灰度量化功能模块以及系统的硬件调试和验证，并给出调试结果和分析。基于FPGA设计了VGA时序软核控制器，驱动开发板VGA接口，CRT显示器实时显示SAR灰度图像正常。

目录

文摘

英文文摘

声明

第一章绪论

1.1合成孔径雷达基本概念

1.2小型化SAR的特点及应用

1.2.1小型化SAR的特点

1.2.2小型化SAR的应用

1.3小型化SAR发展的历史和趋势

1.3.1发展历史

1.3.2发展趋势

1.4研究意义和内容

1.5论文结构安排

第二章小型化SAR成像处理机的理论及FPGA实现

2.1 SAR成像处理的理论基础

2.1.1 SAR回波信号特性

2.1.2 SAR实时成像系统理论模型

2.1.3脉冲压缩网络

2.1.4实时成像处理机算法

2.2系统参数以及运算分析

2.2.1系统参数

2.2.2系统数据量与运算量

2.3实时成像处理机的FPGA实现

2.3.1硬件实现方案

2.3.2 FPGA芯片选择

2.3.3单片FPGA实现成像系统原理

2.4 StratixⅡ EP2S180开发板

2.5 VGA显示应用设计

2.5.1 VGA接口与FMS3818芯片

2.5.2 VGA软核控制器设计

第三章成像压缩模块设计

3.1压缩模块设计

3.2 FFT子模块

3.2.1 Altera FFT MegaCore

3.2.2 FFT MegaCore定制及资源消耗

3.2.3 FFT处理模块及端口定义

3.2.4 FFT处理模块的输入、输出控制

3.3复数乘法子模块

3.4参考函数存储设计

3.4.1距离向参考函数存储

3.4.2方位向参考函数存储

3.5成像压缩模块资源消耗以及功耗分析

3.5.1存储资源分配

3.5.2其它资源消耗

3.5.3功耗分析

第四章灰度量化模块设计

4.1灰度量化算法

4.2灰度量化模块

4.3复数求模运算子模块

4.4量化运算子模块

4.5 SDRAM控制子模块

4.5.1 SDRAM芯片MT48LC16M16A2

4.5.2 SDRAM控制器

4.6灰度量化模块资源消耗

第五章系统硬件调试和验证

5.1硬件调试框架

5.2成像压缩调试和结果

5.3灰度量化调试结果及分析

5.4系统调试结果

第六章结束语

致谢

参考文献

攻读硕士期间的研究成果