16位音频Σ-Δ调制器的设计与实现

摘要

近年来随着大规模集成电路与数字信号处理技术、计算机技术的发展,高精度模数转换器的需求越来越大。Σ-ΔADC是一种采用过采样、噪声整形以及数字降采样滤波技术来实现高精度的模数转换器。相比于传统的NyquistADC,Σ-ΔADC降低了对模拟电路性能以及器件匹配的要求,易于采用标准CMOS工艺实现低成本、低功耗和高精度。本文所研究的主要内容是利用开关电容技术来实现16bits音频Σ-ΔADC中调制器的设计。主要研究内容及成果如下:
　　(1)在深入理解Σ-ΔADC的基本原理以及查阅了大量文献后,分析了Σ-Δ调制器的拓扑结构,根据所设计的16bits音频Σ-Δ调制器的精度要求,最终确立采用1位量化、三阶单环、前馈型Σ-Δ调制器的电路结构。
　　(2)在MATLAB中导入delta-sigma toolbox,编写程序设计出所采用调制器结构的级间系数。分析了影响Σ-Δ调制器性能的主要非理想性因素,在MATLAB/Simulink中完成了非理想条件下的Σ-Δ调制器的系统级设计,仿真结果表明调制器具有108.2dB的信噪比,有效位为17.67bits。
　　(3)根据系统级设计确定的参数,采用开关电容技术,完成了调制器各个组成模块的电路设计,包括一种A类跨导运算放大器(OTA)、1bit量化器、两相非交叠时钟发生器、CMOS开关、反馈DAC、带隙基准电压源以及偏置电路等,并最终完成了整个调制器的电路设计。
　　(4)在Cadence/Virtuoso中完成了调制器各个电路模块的版图以及整个调制器电路的版图设计。
　　文中的Σ-Δ调制器采用SMIC0.18μm标准CMOS工艺设计实现,采用1.8V电源,过采样率为128,采样频率为6.144MHz,处理的信号带宽为20~24KHz。设计的Σ-Δ调制器电路在音频信号带宽内具有102.3dB的信噪比,有效位为16.7bits,满足16bits精度的要求,功耗仅为2.87mW,调制器版图面积为560μm×260μm。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

§1.1 课题背景及研究意义

§1.2 Σ-ΔADC的主要研究方向

§1.3 论文主要工作

§1.4 论文的组织结构

第二章 Σ-ΔA/D转换器设计概论

§2.1 奈奎斯特ADC

§2.2 Σ-ΔADC关键技术

§2.3 Σ-Δ调制器的结构及性能分析

§2.4 Σ-Δ调制器的主要的性能参数

§2.5 小结

第三章 Σ-Δ调制器的系统级设计

§3.1 Σ-Δ调制器的结构及性能分析

§3.2 Σ-Δ调制器的系数设计

§3.3 理想Σ-Δ调制器模型的建立

§3.4 Σ-Δ调制器的非理想特性

§3.5 非理想Σ-Δ调制器模型的建立

§3.6小结

第四章 Σ-Δ调制器的电路级设计

§4.1Σ-Δ调制器的电路结构设计

§4.2 开关电容积分器的设计

§4.3 1位量化器的设计

§4.4 时钟电路的设计

§4.5 反馈DAC的设计

§4.6 带隙基准电压源的设计

§4.7Σ-Δ调制器整体电路仿真

§4.8 小结

第五章 Σ-Δ调制器的版图设计

§5.1 版图设计说明

§5.2 版图设计

§5.3 小结

第六章 总结与展望

参考文献

致谢

作者在攻读硕士期间主要研究成果