基于时域量化的逐次逼近型ADC研究与设计

摘要

随着通信行业、多媒体技术和数字化设备的快速发展，ADC作为模拟世界和数字世界沟通的桥梁，其性能向高速、高精度、低功耗方向发展。深亚微米工艺下数字电路的优势在于高速、低功耗，因此将数字电路的优势应用在模数转换器的设计中更能够使其适应发展需求。本文采用55 nm CMOS工艺，通过对各种结构ADC以及混合结构ADC的优缺点进行研究和分析，设计了一款基于时域量化的10位100MS/s逐次逼近型ADC。
　　首先，模拟电路的发展趋势之一是改变信号的表征方式，为了实现信号的时域表征，本文详细分析了时域量化的核心电路，包括电压时间转换器 VTC、时间数字转换器 TDC。通过对这两个核心电路的分析和比较提出了本文中采用的时域量化电路结构，其中VTC电路采用脉宽调制结构实现了输入信号轨到轨量化，TDC电路采用D触发器型和延迟线型组成的混合型结构实现了8位温度计编码输出，编码电路采用N中取1码编码方式实现了4位二进制量化结果输出以及DAC阵列开关相应位控制编码输出。同时对该电路中存在的失配、误差进行了研究和分析，通过利用时域量化冗余位提出了一种电路自校正方式。
　　其次，为了实现高速、低功耗的目的，本文中采样开关采用栅压自举结构保证采样线性度，DAC阵列采用分段式电容分裂结构，减小了芯片面积和功耗，比较器采用低回踢噪声钟控比较器结构，并对比较器的失配进行校正、对等效输入噪声的影响进行分析。同时针对传统逐次逼近寄存器电路中存在延迟过大难以实现高速工作的特点提出了一种新型的逐次逼近寄存器结构，该结构采用锁存器实现移位功能，有效提高了电路工作速度，同时降低功耗。
　　最后，基于55 nm CMOS工艺完成各个关键单元电路以及整体基于时域量化SAR ADC性能仿真验证。为了更好地与实际结果相符，在仿真过程中对关键电路以及关键节点添加寄生参数。仿真结果表明：在采样频率为100MHz，输入信号频率为22.65625MHz的条件下，ADC的信号噪声失真比SNDR为61.1070dB，无杂散动态范围 SFDR为71.0713dB，有效位 ENOB为9.8583位，优值 FoM为39.2fJ/conversation-step，该性能满足设计要求。本文中所设计的ADC在1.2V的电源电压下功耗为3.65mW。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 研究背景及意义

1.2 SAR ADC国内外研究现状

1.3 本文的主要工作及创新点

1.4 论文组织结构

第二章 ADC的基本理论

2.1 模数转换器基本原理

2.2 ADC主要性能参数

2.3 ADC的基本结构简介

2.4 混合结构ADC

2.5 本章小结

第三章 时域量化的分析与设计

3.1 时域量化

3.2 电压时间转换器（Voltage-to-Time Converter）

3.3 时间数字转换器（Time-to-Digital Converter）

3.4 时间量化电路分析与设计

3.5 电压域Flash ADC与时域Flash ADC对比

3.6 本章小结

第四章 主要关键技术和电路设计

4.1 基于时域量化的SAR ADC系统结构

4.2 DAC电容阵列

4.3 采样开关设计

4.4 比较器电路设计

4.5 逐次逼近寄存器

4.6 时序电路

4.7 本章小结

第五章 电路仿真结果

5.1 关键电路仿真结果及分析

5.2 整体电路仿真结果及分析

5.3本章小结

第六章 结 论

6.1 本文的主要工作和贡献

6.2 后续工作展望

致谢

参考文献

攻读硕士学位期间取得的成果