低功耗异步FFT电路设计与实现

摘要

集成电路从诞生至今近六十年里，一直突飞猛进地发展。工艺线宽、工作频率、电路规模等关键技术一次次革新，不断挑战着人类认知的极限。如今工艺线宽最小达到了10nm，工作频率早已突破GHz，电路规模突破百亿颗晶体管集成。然而随着集成度增高，而不断增高的功耗成为制约集成电路发展的一大阻碍。因此，低功耗技术的研究和应用如今成了集成电路设计的一个热门课题。市场上对低功耗集成电路的需求也越来越大，特别是对功耗有严格要求的产业，如医疗器具、国防科技、手机通信等。在众多低功耗技术中，异步时序电路结构因其天生的低功耗、高鲁棒性等特性而受到青睐。如今工艺线越来越小，电路集成度越来越高，异步时序电路相对于同步时序电路对电路功耗的降低愈发明显。由于集成电路发展至今绝大部分一直采用的是同步时序电路结构，集成电路设计从前端到后端具有一套完整的设计EDA工具和设计流程。而异步时序电路虽然起步也很早，但是一直未得到发展，相应的CAD软件和设计策略极度匮乏。本论文基于异步时序电路的基本理论和现有的异步时序电路设计方法，提出了基于AMS的异步时序电路设计方法，并成功设计了一款异步32位booth乘法器，验证了所提出方法的可行性。快速傅里叶变换（FFT）作为如今信号处理中最常用的数据处理方式，专门的 FFT处理器广泛的应用于医疗、通信、航空等产业中。本论文为设计一款具有低功耗性质的快速傅里叶变换处理器，引进了异步时序电路结构。最终异步FFT处理器通过采用基于AMS的异步时序电路设计方法实现，并在0.13μm CMOS工艺线宽下进行综合。为分析其低功耗特性，同时设计一款相同规格的同步快速傅里叶变换处理器，在50MHZ时钟频率和相同环境条件下对比两者性能。通过分析，异步 FFT处理器虽然相对于同步快速傅里叶变换处理器具有4.5％的面积额外消耗，但是降低了8%的功耗。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 研究背景

1.2 国内外研究现状

1.3 研究意义

1.4 研究目的

1.5 本论文的主要内容与结构安排

第二章 FFT处理器设计基础理论

2.1 离散傅里叶变换（DFT）

2.2 快速傅里叶变换（FFT）

2.3 快速傅里叶变换处理器基本架构

2.4 本章小结

第三章 异步时序电路设计理论与设计方法探究

3.1 异步时序电路设计理论

3.2 异步时序电路设计方法探究

3.3本章小结

第四章 异步FFT的设计与实现

4.1 异步FFT整体架构

4.2 FFT子模块电路设计

4.3 本章小结

第五章 异步FFT功能验证及功耗分析

5.1 异步FFT处理器功能验证

5.2 异步FFT处理器功耗分析

5.3 本章小结

第六章 总结与展望

6.1 总结

6.1 展望

致谢

参考文献

攻读硕士学位期间取得的成果