一种片上集成的低压差线性稳压器设计

摘要

随着智能手机和平板电脑等便携式电子设备的迅猛发展，电源管理单元变得无处不在。稳压器是电源管理单元的核心模块，按照工作模式可以将稳压器分为开关型稳压器和低压差线性稳压器（low dropout regulator，LDO）。相比于开关型稳压器，LDO具有低成本、低功耗、低噪声、电源纹波抑制能力强、响应速度快等诸多优势，因此在电源管理中拥有不可替代的地位。根据不同应用环境设计不同性能的LDO已经成为电源管理中的重要研究方向。
　　本论文设计了一种片上集成、高电源纹波抑制、快速瞬态响应的 LDO。首先分析了LDO的系统组成和性能指标。随后，提出了一种高电源纹波抑制、低失调影响的带隙基准电路，其创新点在于：1）利用超级源随器产生局部电源给基准的核心模块供电，从而显著提高电源抑制能力；2）基准的核心模块不采用运放钳位，而是利用自偏置进行钳位，从而有效减小失调。接着介绍了LDO的主体电路，其中，误差放大器采用折叠共源共栅结构，buffer采用超级源随器结构，反馈网络为电阻分压结构，功率管为PMOS。详细分析了LDO的环路稳定性、电源纹波抑制以及输出噪声。通过将pass管栅极的极点和输出电容的ESR引入的零点都推至高频，并采用current buffer补偿使得在环路的单位增益频率内只有一个极点，从而确保环路在所有条件下都能稳定。其关键点在于：1）采用超级源随器作为 buffer并结合动态偏置技术，使得 buffer的输出电阻随着负载电流而变化，从而使 pass管栅极处的极点始终远高于 LDO环路的单位增益频率；2）采用电容耦合技术提供了一条从LDO输出到buffer输入的快通路，从而解决了在瞬态响应时EA带宽有限的问题。
　　本设计在0.18μm工艺下流片，核心版图面积为560μm×300μm，输出电容采用ESR低于50 mΩ的多层陶瓷电容，电容值2μF，测试表明，在2 V~3.3 V的工作电压范围内可以稳定地输出1.8 V；最大负载电流100 mA；最小压差200 mV；在2.1 V的电源电压下，负载调整率为18.3 ppm/mA；在10 mA负载电流下，线性调整率为169 ppm/V；整个LDO在空载时的静态电流为178μA，满载时为350μA；带隙基准的PSR在高达40 MHz的频率范围内能好于46 dB；在负载电流为1 mA时，LDO的PSR在低频好于46 dB，1 MHz处PSR可以达到30 dB；负载电流在10 ns内从0突变到100 mA，上冲和下冲分别为10.6 mV和6.4 mV。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 研究工作的背景与意义

1.2 LDO的国内外研究现状

1.3 本文的主要工作与创新

1.4 本论文的结构安排

第二章 LDO系统组成及性能指标

2.1 LDO的基本原理及系统组成

2.2 LDO的性能指标

2.3 本章小结

第三章 高PSR低失调带隙基准电压设计

3.1 带隙电压基准的基本原理

3.2 带隙基准电压的主要性能参数

3.3 高PSR低失调带隙基准电压电路

3.4 仿真结果

3.5 本章小结

第四章 LDO主体电路设计

4.1 LDO的环路稳定性分析

4.2 LDO的PSR分析

4.3 LDO的噪声分析

4.4 动态偏置和电容耦合技术

4.5 仿真结果

4.6 本章小结

第五章 LDO的版图设计

5.1 版图设计的重要性

5.2 LDO的版图设计要点

5.3 最终版图

5.4 本章小结

第六章 LDO测试

6.1 测试准备

6.2 测试结果

6.3 本章小结

第七章 总结和展望

7.1 全文总结

7.2 后续工作展望

致谢

参考文献

攻读硕士学位期间取得的成果