基于OpenCL的雷达成像算法FPGA设计研究

摘要

大阵列成像雷达是一种新体制雷达，与传统合成孔径雷达不同，它的成像无需天线与成像目标相对位移就可以在方位角获得很高分辨率，因此可以扫描出成像目标的清晰图像，但是大阵列成像算法的数据处理量很大，这对处理该算法的硬件设备提出了很高的挑战，因此大阵列成像雷达的实时性是这一新体制雷达实用化中遇到的难题。而开放计算语言 OpenCL的出现为解决大阵列成像实时性问题提供了新的解决方向——异构计算——通过并行编程，OpenCL程序可以在短时间内并行处理大量的数据，这对解决大阵列成像的实时性问题具有重要意义。
　　本文内容是基于 FPGA的 OpenCL大阵列成像算法设计研究，主要完成基于FPGA的大阵列成像算法OpenCL设计并将其算法计算结果与MATLAB仿真、GPU运算等结果进行比较，它可以分为以下几步：
　　1.对大阵列成像充分了解后，编写大阵列成像算法串行程序。用MATLAB仿真雷达天线阵列接收到的信号，并编写大阵列成像的MATLAB程序，在MATLAB平台上完成对大阵列成像算法的仿真，获得它的仿真结果，然后在MATLAB程序的基础上修改得到大阵列成像算法的C语言程序，获得C语言计算结果。
　　2.将大阵列成像算法并行化，完成大阵列成像算法的并行编程。由于FPGA平台OpenCL开发的特殊性，首先需要在GPU平台上完成大阵列成像算法的OpenCL并行编程，之后再将程序移植到FPGA平台，由于FPGA平台自身的特点，以及其资源数量的限制，完整的程序需要进行一定的分割，最终获得 FPGA平台的计算结果。
　　3.对OpenCL程序的优化。由于所使用FPGA平台的可用资源有限，对大阵列成像算法的OpenCL程序进行彻底的优化是不现实的，故本文选择对OpenCL算法程序中的各个部分，在所用FPGA平台DE1-SOC的可用资源上限允许范围内进行优化，并研究这些优化手段对OpenCL程序的并行计算处理速度的提升。
　　4.在输入的天线仿真接收数据一致的情况下，对串行计算与并行计算方式所获得的各种大阵列成像结果相互进行分析比较，证明了本文完成的大阵列成像OpenCL程序可以获得满意的加速结果，并可以推测在FPGA资源充足的情况下，程序必定能获得更加优秀的加速比。

目录

声明

第一章 绪论

1.1 研究工作的背景与意义

1.2 国内外研究历史与现状

1.3 主要贡献与创新

1.4 论文的结构安排

第二章 大阵列成像算法与OpenCL标准概述

2.1 大阵列成像

2.2 OpenCL标准

2.3 本章小结

第三章 大阵列成像算法的串行编程

3.1 MATLAB仿真

3.2 大阵列成像C语言编程

3.3 C语言程序结果与MATLAB仿真结果的比较

3.4 本章小结

第四章 大阵列成像算法的并行编程

4.1 OpenCL大阵列成像算法模块设计

4.2 基于OpenCL的大阵列成像算法验证

4.3 FPGA的OpenCL程序移植

4.4 本章小结

第五章 基于DE1-SOC平台的大阵列成像算法OpenCL优化

5.1 基于FPGA的OpenCL优化研究

5.2 大阵列成像算法OpenCL程序的优化

5.3 DE1-SOC平台运行OpenCL程序的性能

5.4 成像结果

5.5 本章小结

第六章 论文总结

6.1 论文总结

6.2 后续工作

致谢

参考文献