中频数字化指令解调系统研究与实现

摘要

截至如今，在军民融合产业新技术向前逐步发展的过程中，机载弹载测控通信系统（主要应用于航空航天领域）对新技术有着越来越迫切的需求，尤其是无线链路指令传输系统，更讲究使用无线环境的低信噪比大频偏条件，并且有着不低的抗干扰性能和相应的多址方式（支持多用户）。扩频通信技术在商用通信领域通过其所具备的性能和长处，可以算得上一种不错的通信体制。然而在测控等领域的扩频通信系统则应有效地解决苛刻环境下髙精度、快速同步等技术难点，方才能够获得更好应用；就一般情况而言，其研究重点多在于载波同步、跟踪同步、PN码捕获等方面之问题。 目前在此方面的一个主要研究内容在于伪码同步的实现，其在目前的缺点主要集中在电路结构复杂、捕获时间长等方面上，在大多普勒频移和低信噪比条件下难以有效捕获长PN码，本文首先对匹配滤波、滑动相关等直扩解调系统中较为常见的同步方法作出研究，对其捕获性能作出理论层面的推导。 接着由此开展此后的相应分析中不难看出：此二者完成伪码捕获之方法来自于时域相关--尽管其原理简单且易于实现，然而在多普勒频移较大、信噪比很低的情况下，上述二者一般都难以有效进行伪码捕获。 从时域相关捕获专业一领域的传统同步方法之中所出现的各种问题，本研究提出了两种以FFT(均为改进版）作为基础的处理办法来保证伪码捕获（苛刻条件下）的性能。 首先是针对低信噪比条件下开展的“纯频域改进”，借助于FFT运算时域的滑动将收、发端伪码分别做FFT运算来代替其收、发端序列直接时域相关，随之以频域相乘的方式，再进一步开展频域相关（IFFT运算）对时域相关予以取代。因为如今的FPGA容量能够以FFT算法实现的髙效性来提升运算量，并由此压缩捕获时间；而更加重要的一点在于：借助于相干和非相干两种类型的累积来确定相邻伪码周期，能够最大程度上有效提髙与之有关的各种峰值，以此来保证信噪比极低的条件下该方法可以推行。其次则是针对时频域结合（大频偏下）的一种改进，将本地伪码、接收信号之类“段落化”，随后则对每段加以相应的“部分时域相关”，再将其中相关值受到频偏的影响以FFT估计出来的频偏反馈到数字变频器相乘予以消除。 本文对这一方法背后的理论作出了相应的分析，并对FFT点数、分段数目等在此方面产生的影响以实际理论分析作出说明。最终则给出其实现过程和仿真方法 （半实物硬件)。在最终设计方面的活动中，系统将扩频序列定位为GOLD序列，伪码捕获和自适应门限确定的办法分别定位为多通道滑动和功率瞬时标定。在获得伪码初始同步后，则以延迟锁定环对之加以跟踪，数字Costas环则负责BPSK解调和载波跟踪。按照系统方案设计相应的软件，系统主要功能则以FPGA (单片）加以实现。其平台的主体部件包括电源管理电路、RS422接口电路、FPGA系统、A/D转换电路之类。其中的数字信号处理部分均位于FPGA软件门阵列（现场可编程）器件之内，能够满足小型化、低功耗的基带模块要求。经相应的系统测试，可知其能够捕获较大多普勒频偏和伪码相位，且参数配置灵活、误码率低、捕获时间短，能够很好地达到预期目标。具备应用灵活、调试方便、结构简单等优点。对于测试实际运行系统所能得到的相关试验数据加以必要的记录和分析。从其中可以看出：该系统能够符合各项最初设计要求，也能够对算法正确性作出必要的验证。

目录

第一个书签之前