64QAM解调数据并行载波恢复技术研究及实现

摘要

随着无线数字通信技术的发展，卫星通信等领域近年来对信息传输速率的要求从数百Mbps增长到数Gbps甚至在某些领域应用需求达到了数十Gbps。由于硬件芯片性能的限制，仅仅依靠单链串行数据处理方案难以满足上述需求，并行化处理方式是目前及今后几十年内电子学信息处理的主要方案之一，接收系统数字信号并行化处理技术将是高性能通信系统的研究热点之一。 在数字解调系统中载波恢复算法是核心技术之一，该技术主要功能是补偿载波频偏，相偏，改善接收解调系统误码性能。本论文从解调系统并行化结构出发，通过对多种常用载波恢复算法的理论分析，完成了相位域下卡尔曼滤波器载波恢复算法方案设计及改进以及与基于数字锁相环结构的性能仿真对比，同时通过硬件验证的方法，验证算法方案可行性和有效性。论文主要工作内容包括： 首先，基于对国内外大容量通信和并行解调常规方案等动态的了解，论文开展了数字解调系统并行架构的理论分析，建立了相应的架构模型，完成了基于APRX并行架构的数字解调系统模型的建立，确定了零中频数字解调结构作为本论文的数字解调系统模型。 其次，对基于数字锁相环（DPLL）的载波恢复算法进行了理论分析，并根据采用的零中频数字解调结构的特点，选用其中以面向判决反馈为基本思想的鉴频鉴相（PFD）算法作为核心算法。同时又根据实际硬件验证过程中出现的相位随机变化问题，加入DD算法提高算法精度。论文所形成PFD+DD双模式算法可以完成对相位随机变化的补偿，但其仍然存在捕获频偏较小的不足。 针对上述双模式算法的不足，论文完成了基于卡尔曼滤波器的载波恢复算法方案设计。 论文首先基于串行卡尔曼滤波器载波恢复算法进行了分析，同时通过仿真分析的方法，设计完成了相位域下基于卡尔曼滤波器的串行载波恢复算法方案设计。在此基础上，论文完成了相位域下基于卡尔曼滤波器的并行载波恢复算法方案设计。 论文仿真验证了并行相位域下基于卡尔曼滤波器载波恢复算法的可行性，验证了并行相位域下基于卡尔曼滤波器载波恢复算法捕获频偏大，收敛速度快的特点。 论文研制了并行相位域下基于卡尔曼滤波器载波恢复硬件模块，搭建了实验验证平台，在外场条件下验证了论文所提方案的可行性和有效性。 实验结果表明，本论文提出的并行相位域下基于卡尔曼滤波器载波恢复算法的外场链路误码率可达1E-9等级。

目录

声明

第一章 绪论

1.1 研究背景及意义

1.2.1 高速数字解调器架构

1.2.2 载波恢复技术研究国内外动态

1.3.1研究目标

1.3.2 论文研究主要内容

1.3.3 论文结构安排

第二章 串行载波恢复算法理论分析及设计

2.1 本章概述

2.2 解调系统的基本结构以及方案选择

2.3 零中频数字解调系统建模及分析

2.4.1 常用载波恢复算法分析及对比

2.4.2 PFD算法理论分析及设计

2.5 基于卡尔曼滤波器串行载波恢复算法理论分析及设计

2.5.1 卡尔曼滤波器基本原理研究分析

2.5.2 基于卡尔曼滤波器载波恢复算法的原理分析及研究2.5.2.1 卡尔曼滤波器算法原理分析及研究

2.6 本章小结

第三章 高速并行载波恢复算法方案设计与分析

3.1 本章概述

3.2 并行PFD+DD算法结构分析与设计

3.2.1 PFD+DD算法并行结构设计

3.2.2 双模式转换器模块设计

3.2.3 环路滤波器及NCO模块设计

3.3 并行卡尔曼滤波器算法结构分析与设计

3.3.1卡尔曼滤波器并行结构设计

3.3.2锁定检测机（Lock Detector）结构设计

3.4 本章小结

第四章 载波恢复算法仿真验证

4.1 本章概述

4.2.1 PFD+DD双模载波恢复串行算法MATLAB功能验证

4.2.2 卡尔曼滤波器载波恢复算法MATLAB功能验证

4.3 并行载波恢复算法MATLAB仿真验证与对比

4.4 本章小节

第五章 并行载波恢复算法实现及测试验证

5.1 本章概述

5.2.1 射频部分芯片选型及电路设计

5.2.2 高精度时钟管理芯片选型及电路设计

5.2.3 FPGA芯片选型及电路设计

5.3.1 载波恢复算法硬件实现

5.3.2载波恢复算法硬件平台搭建

5.4 载波恢复算法硬件平台测试

5.4.1 载波恢复算法及电路板功能测试

5.4.2 载波恢复算法通信测试

5.5 本章小结

第六章 总结与展望

6.1 全文总结

6.2 展望

致谢

参考文献