基于片上变压器的抗辐照数字隔离器的设计

摘要

随着集成电路逐渐发展到深亚微米级，电路的可靠性问题越来越值得关注。不仅在航空航天领域，低海拔工作的电路也可能发生软错误。同时，电子设备的安全性能也逐渐受到关注。数字隔离器的作用是将两个系统进行电流隔离，确保电气绝缘的基础上实现两系统间的信息交互或功率传输。数字隔离器不仅可以提高设备的电气安全，还可以防止系统之间互相干扰。 数字隔离器的隔离方式分为光耦隔离、变压器隔离和电容隔离。光耦传输速率低且面积功耗大，电容隔离无差分输入共模抑制特性较差，分离式变压器隔离很难实现单片集成。利用MEMS工艺可以在硅衬底上制作芯片级片上微型变压器，可以实现低功耗、耐高压隔离、小型化的数字隔离器变压器的单片集成。本文的设计采用面对面芯片堆叠结构的片上变压器实现隔离。 基于片上变压器的数字隔离器需要采用相匹配的调制模式。本文采用脉冲计数调制模式，即将数字方波信号的上升沿调制成2个窄的正脉冲，下降沿调制成1个窄的正脉冲。根据该调制模式，设计出数字隔离器的发送模块和接收模块。发送模块中包括调制模块和刷新模块，无论是直流还是方波信号都能被正确的调制并发送。调制后的信号经过片上变压器由接收器接收后解调，恢复原始信号。 集成电路的电离辐射效应分为总剂量辐射效应（TID）和单粒子辐射效应（SEE）。TID会诱发场氧下漏电流以及阈值电压的漂移。SEE中主要有SET、SEU、SEL。即SEE会诱发输出节点非正常翻转以及触发闩锁电流。本文在已设计的数字隔离器电路的基础上，对电路进行电路级和版图级的抗辐射加固，实现整个数字隔离器的抗辐射能力。其中包括采用双互锁存储结构以及时间冗余结构对时序电路进行加固；采用加强网络的方法对组合逻辑门电路进行加固；版图设计中采用环栅结构；对于关键器件，采用保护环结构进行加固。 本文设计基于CSMC0.5μm MIX-Signal工艺设计，实现一个双向四通道的基于片上变压器的抗辐照数字隔离器。通过Cadence Spectre仿真以及流片验证，本文设计的抗辐照数字隔离器可在温度为-40℃~+125℃，电源电压为3V~5.5V范围内实现大于60MBPS隔离传输，传输延迟小于32ns。抗辐射加固后的隔离器抗TID能力大于100krad(Si)，SEL的LET阈值大于60MeV.cm2/mg。

目录

声明

第一章 绪论

1.1 论文研究背景和意义

1.2 数字隔离器的研究历史与现状

1.3 本文的主要创新

1.4 本文的主要工作和结构安排

第二章 数字隔离器原理和辐射效应

2.1 数字隔离器基本原理

2.1.1 传统隔离器的隔离原理

2.1.2 片上变压器

2.1.3 数字隔离器的调制原理

2.2 数字隔离器的辐射效应和损伤机理

2.2.1 总剂量辐射效应

2.2.2 单粒子辐射效应

2.3 抗辐射加固技术

2.3.1 组合逻辑的抗SET加固

2.3.2 时序逻辑的抗SEU加固

2.3.3 片上变压器的抗辐射研究

2.4 本章小结

第三章 抗辐射数字隔离器的电路设计

3.1 数字隔离器的总体设计

3.2 基准电流源

3.3 发送器电路的设计

3.3.1 滤波电路的设计

3.3.2 刷新电路的设计

3.3.3 调制电路的设计

3.4 接收器电路的设计

3.4.1 单稳态电路

3.4.2 解调器电路的设计

3.5 输出驱动级电路的设计

3.6 电路级抗辐照加固

3.6.1 反相器电路加固

3.6.2 与非门和或非门电路加固

3.6.3 触发器电路加固

3.6.4 对敏感节点的电荷补充

3.7 基准电流源的抗辐射加固

3.8 本章小结

第四章 抗辐射数字隔离器的版图设计

4.1 封闭形栅的加固方法

4.1.1 环形栅

4.1.2 半环形栅

4.1.3 梳状环形栅

4.2 保护环的加固方法

4.3全局版图设计

4.4 本章小结

第五章 数字隔离器的顶层电路仿真与测试

5.1 数字隔离器顶层电路的仿真

5.2.1 测试平台的搭建

5.2.2流片测试与结果分析

5.3.1 测试流程

5.3.2 总剂量实验结果

5.4.1 单粒子效应实验模拟源

5.4.2 单粒子效应实验结果

5.5 本章小结

第六章 总结

致谢

参考文献

攻读硕士学位期间取得的成果