SoC架构下片上总线的研究与设计

摘要

SoC (System On a Chip)又称为片上系统，是指将微处理器、模拟IP核、数字IP核和存储器（或片外存储器接口）集成在单一芯片上。SoC的典型结构一般由单个或多个高性能的CPU/DSP来担当主控制器或软件处理单元，并利用总线方式来连接各个功能IP。在这种结构中，系统片上总线是连接主控与各个功能IP之间的纽带和桥梁。因此片上总线架构和工作模式以及工作时序都会极大地影响SoC系统的运行效率。同时，对SoC系统中IP集成和可重用的需求，也使得性能优越的总线架构已成为SoC设计中的关键技术。 本文以国家863计划重大专项高清晰度数字电视（HDTV) SoC平台项目为背景，重点研究了高清晰度数字电视SoC系统中片上总线的选型，提出了HDTV SoC系统中总线架构的解决方案，并对总线进行了性能优化。 首先，文章在研究了目前SoC设计的基础上，介绍了几种典型的SoC设计架构，重点说明了设计中如何根据系统架构的实际需要选择合适的片上总线，并配合系统内的其它功能模块完成既定目标功能。 然后，说明了HDTV SoC作为机顶盒内解码芯片与一般SoC系统的相关性及其特点。根据HDTV SoC的自身特点以及设计要求，系统选用了以一个主设备控制多个从设备的星型总线（X-Bus）结构来实现一主多从星型拓扑结构，并实现了适合于HDTV SoC多核系统的总线架构解决方案。在HDTV SoC系统的设计过程中，由于采用了内核复用技术，因此在双处理器或多处理器之间往往存在着复杂的接口逻辑和时序关系，所以在完成SoC系统架构的设计之后，必须且首先要进行片上总线时序的验证以及相关路径的时序优化。本文依据X-Bus总线和HDTV SoC系统的特性，提出了插入流水线并重新划分系统模块的方法来改善SoC系统的时序性能，以确保系统的性能验证和功能实现的顺利完成。 最后，文章详细分析和讨论了有关时序验证和优化实现的结果，其结果表明所提出的系统架构的解决方案以及时序优化措施都具有良好性能以及适用的可行性。 经过总线的选型和性能优化，X-Bus总线可作为一种完全满足HDTV SoC系统所有既定要求的理想的总线结构。经过优化后的总线可保证系统验证和实现的正确完成，使得HDTV SoC作为一个多核系统能够正确高效地完成双处理器之间的通信。 采用针对HDTV SoC系统而优化的X-Bus总线，HDTV SoC系统正确地实现了各模块的内部互连，实现了既定功能。验证板的验证也表明了该系统具备对基于MPEG-2标准编码的数字电视信号的实时解码能力，系统工作频率达到高清数字电视信号108MHz的实时解码速率要求，从而具有良好的应用前景。