H.264/AVC标准中CABAC实时解码电路的架构设计与实现

摘要

H.264/AVC是国际电信联盟视频编码专家组和ISO/IEC运动图像专家组提出的视频压缩标准。与已有的标准相比，H.264/AVC标准中提出了许多创新性的技术比如多参考帧，可变块尺寸运动估计，环内去块滤波器以及基于上下文自适应二进制算术编码（CABAC）。在同样的图像质量下，与MPEG－4相比H.264/AVC可以节省高达50％的码率。在这些新的的办法中，CABAC是个重要的革新。它比传统的熵编码更加有效。 CABAC采用了公认的具有最大熵的算术编码方式，与广泛应用的CAVLC相比，可以提高10％～15％的数据压缩效率，但是同时由于算术编码算法自身的复杂度，使得实际解码电路在解码速率上非常不理想，解码所需的参考数据也过于庞大，为实时解码电路的设计和实现带来了很多困难。在本课题中，我们从以下三个方面进行电路的优化设计，使得CABAC的可实用性更强。 一、片上存储参数数据简化。此参数包括码流中解码得到的语法元素，也包含需要推导而得到的参数。我们从实际的使用情况上对这些参数进行简化处理，以减少电路中所需的存储空间。 二、概率模型地址计算的优化。按照一般的流程，计算地址，再从存储中读取模型参数至少也需2个时钟周期。我们对这部分电路采用一个LUT优化设计，加快了获取概率模型参数的速率。 三、对解码环节的加速处理。在H.264中，CABAC具有三种解码方式：常规解码，旁路解码和终止解码。常规解码对整个解码器的解码速率起着决定的作用，其内部含有一个递归的归一化过程，是制约解码速率的瓶颈。我们对其采取LUT优化设计，使得常规解码过程可以被容易的整合在一起，大大加快了整个CABAC的解码效率。 本课题研究的目标是把CABAC解码速率提高到每bin 1.5个时钟，使其在100MHz～150MHz系统频率下可以保证对20M甚至50M码率的图像进行实时解码。