...
机译:H.264 / AVC标准中用于CABAC解码加速的高速FPGA架构
Dept. of Electronic and Systems, University of A Coruna,A Coruna, Spain;
Centro de Investigacion en Tecnologias de la Information(CITIUS), University of Santiago de Compostela, Galicia, Spain;
H.264; CABAC; FPGA; Arithmetic codes; Video coding;
机译:H.264 / AVC标准中用于CABAC解码加速的高速FPGA架构
机译:高速H.264 / AVC CABAC解码
机译:高吞吐量VLSI架构,用于基于H.264 / AVC上下文的自适应二进制算术编码(CABAC)解码
机译:一种新颖的CABAC解码架构(H.264 / AVC)
机译:高速进程间通信体系结构,用于基于FPGA的分子动力学硬件加速。
机译:现代编码标准的视频流量特性:具有SVC和MVC扩展的H.264 / AVC和H.265 / HEVC
机译:MPEG AVC / H.264 CABAC解码的RVC-CAL数据流实现