适用于IP设计的16位定点DSP的设计

摘要

当前,数字信号处理技术已被广泛应用于国民经济和国防的所有领域,因此作为其核心部件的数字信号处理器(DSP)随着VLSI技术的发展,性能不断提高,价格不断降低,而且市场规模不断扩大,应用前景非常广阔.该论文研究并设计了一个通用结构的16点定点DSP芯核WDSP,它采用TOP-DOWN设计方法对从上至下进行开发设计,它是基于RISC的结构,采用程序总线和数据总线分离的哈佛总线结构,四级流水线,单字(24位)单周期执行执行的指令集,流水线的控制简单而有效;内部有三套数据总线,支持一个周期的三操作数的同时访问,提供了直接寻址、寄存器间寻址以及两维自动寻址等丰富的寻址方式.还为WDSP一发了一个简易的汇编编译器,以避免直接编写机器码的烦琐而又易出错的工作.为了检测WDSP的性能,笔者用这个DSP芯核为核心部件,在单片FPGA(FLEX10K100E)上实现了一个JPEG基本系统,实现对256级灰度的黑白图像进行压缩.

目录

文摘

英文文摘

第一章绪论

1.1 DSP的发展及其特点

1.1.1 DSP的发展及其现状

1.1.2 DSP的特点

1.2IC设计的发展趋势

1.3国内的现状及研究的意义

1.4本论文所做的工作

1.5论文的安排

第二章WDSP的结构设计

2.1WDSP的总体结构

2.2流水线及其控制

2.3程序控制器

2.4中央处理器

2.4.1算术逻辑单元

2.4.2桶式移位器

2.4.3冗余二进制乘法器

2.5两维地址发生器

2.6WDSP指令集的设计

2.7中断控制

2.8输入/输出接口

2.9WDSP时钟的设计

2.10小结

第三章WDSP的软/硬件设计

3.1WDSP的硬件设计流程

3.1.1设计流程

3.1.2仿真结果

3.2软件开发平台的设计

第四章WDSP的测试系统(JPEG的实现)

4.1JPEG编码简介

4.2JPEG算法的基本原理

4.2.1离散余弦变换DCT

4.2.2 DCT系数的量化

4.2.3 Huffman编码

4.3JPEG在WDSP上的实现

4.4仿真结果

第五章总结及工作展望

参考文献

致谢