安全加密芯片的低功耗设计

摘要

本文设计的安全加密芯片是一个低功耗的SoC(片上系统System0nChip)。由于本芯片用于手持设备，所以在低功耗方面有更加严格的要求。传统理论认为，功耗、面积、速度三个方面是能否成功设计SoC的关键。本芯片在速度方面，用户已经有了明确要求，因此怎样在功耗上优化芯片，成为对本设计的最大挑战之一。考虑低功耗的需要，本设计采用了以低功耗的ARM7为微处理器的架构，从工艺选择、时钟管理、IP的选用、物理版图等多方面进行了研究和实现。 本文的安全加密芯片由于在低功耗、低成本等各方面的均衡考虑，采用了SMIC0.18um双层多晶6层金属连线内嵌FLASH的CMOS工艺实现。最终实现的芯片面积(不含划片槽)为4050um×3980um，工作电源为3．3V模拟电源和3．3V数字电源。

目录

摘要

第一章引言

第二章芯片介绍

第三章低功耗设计技术

第四章本芯片采用的低功耗设计方法

第五章总体功耗分析

第六章结论

参考文献

致谢

论文独创性声明及论文使用授权声明