关于65nm数字集成电路后端设计中串扰避免及修复方式的研究及比较

摘要

集成电路一直在迅猛发展。制造工艺由超深亚微米(VDSM)进入到纳米(nanometer)阶段;设计规模由超大规模(VLSI)、甚大规模(ULSI)向G规模集成(GSI)发展;越来越多的功能、甚至是一个系统都被集成到单个芯片之中,出现了系统级芯片(SOC)的设计概念。于是,物理设计(physicaldesign)研究与工具设计面临巨大挑战。其中之一是:随着集成度更高,芯片上模块和互连线的排列更加紧密,互连线的间距进一步减小;元件数目的增加和线宽的缩小使互连线的相对长度大大增加;电路工作频率更高。这都使得集成电路中的耦合效应明显,串扰(crosstalk)成为一个突出的问题。因此,如何恰当有效地避免并消除串扰,是目前亟待解决的理论与技术热点问题。
　　 本文首先阐述了串扰研究领域的热点问题,如模型建立、估算技术、避免与修复方法等,然后基于Synopsys的后端设计工具ICCornplier,针对十几个国际知名公司65nm设计的串扰问题解决方式,效果进行了深入的比较。在本文中,通过对多种串扰避免及修复方式的一一比较,用实验的方法验证了各种方式的实际效果,以及他们组合在一起时的功能。
　　 在文章的最后,本文提出了一个具有较强普适性的解决串扰问题的芯片设计流程。