摘要
绪论
1.1 无线个域网的应用背景
1.2 CMOS工艺在射频和毫米波领域的应用
1.3 基于CMOS锁相环的频率生成电路
1.4 CMOS UWB锁相环和毫米波锁相环的国内外研究现状
1.4.1 OFDM UWB锁相环研究现状
1.4.2 IEEE 802.15.3c锁相环研究现状
1.5 本文的研究内容
1.6 论文组织结构和主要贡献
1.6.1 组织结构
1.6.2 主要贡献
参考文献
锁相环原理
2.1 锁相环基础
2.2 锁相环各模块电路
2.2.1 环路滤波器与环路参数设计
2.2.2 压控振荡器设计与相位噪声理论
2.2.3 分频电路
2.2.4 鉴频鉴相器
2.2.5 电荷泵
2.3 锁相环性能指标
2.3.1 频率调谐范围
2.3.2 相位噪声与杂散
2.3.3 锁定时间
2.4 环路线性时小变模型
2.5 环路噪声模型
2.5.1 鉴频鉴相与电荷泵的电流噪声
2.5.2 环路滤波器的电压噪声
2.5.3 振荡器的相位噪声
2.5.4 分频电路的相位噪声
2.5.5 锁相环的相位噪声
2.6 本章小结
参考文献
OFDM超宽带锁相环与频率综合器设计
3.1 超宽带频率综合器性能指标
3.1.1 相位噪声
3.1.2 输出频谱杂散
3.1.3 输出I/Q正交性
3.1.4 切换时间
3.2 超宽带频率综合器架构
3.3 环路设计
3.4 正交压控振荡器设计
3.5 高速分频电路
3.5.1 超宽带锁相环中分频电路链路架构与指标
3.5.2 正交输入正交输出分频电路
3.5.3 数字分频电路
3.5.4 电平转换电路
3.5.5 使用电流注入的正交输入二分频电路
3.5.6 正交输入五分频电路
3.5.7 移相分频电路
3.6 鉴频鉴相器与电荷泵
3.6.1 鉴频鉴相器的设计
3.6.2 电荷泵的设计
3.7 频率综合电路设计
3.7.1 单边带混频器
3.7.2 时钟校准电路
3.7.3 频率选通器
3.8 版图设计
3.9 超宽带锁相环与频率综合器测试结果与分析
3.9.1 锁相环测试结果与分析
3.9.2 频率综合器测试结果与分析
3.10 本章小结
参考文献
毫米波振荡器及60GHz锁相环设计
4.1 有源器件设计
4.1.1 晶体管
4.1.2 可变电容
4.2 无源器件设计
4.2.1 传输线
4.2.2 电容
4.2.3 匹配网络
4.3 基于左手介质和耦和振荡器阵列的毫米波振荡器
4.3.1 耦合振荡器
4.3.2 耦合振荡器阵列的动态分析
4.3.3 耦合振荡器噪声分析
4.3.4 零相移器
4.3.5 耦合振荡器阵列设计
4.4 60GHz宽带振荡器设计
4.4.1 基于可变电流回流路径的可调电感
4.4.2 60GHz振荡器设计
4.5 分频链路
4.5.1 基于切换电感的注入锁定分频电路
4.5.2 可再生注入锁定二分频
4.5.3 注入锁定环分频电路
4.5.4 可变分频比分频电路
4.6 环路设计
4.7 毫米波电路中长连线的版图技术
4.8 ESD保护和Power Clamp电路
4.9 测试结果与分析
4.9.1 测试环境
4.9.2 测试结果
4.10 本章小结
参考文献
总结与展望
5.1 总结
5.2 展望
致谢
个人简介与攻读学位期间取得的主要研究成果
声明
复旦大学;