基于视频处理系统平台的IP模块开发

摘要

数字视频处理是当今学术界与工业界的研究热点，具有数据量大、实时性高、算法复杂的特点。基于SoPC技术与IP核复用技术的FPGA嵌入式系统由于其强大的并行计算能力与优秀的事件管理能力，适合作为视频处理系统平台的解决方案。本文旨在搭建一个基于FPGA嵌入式技术的视频处理系统硬件平台，重点论述平台中若干IP模块的开发。
　　对于视频处理系统平台的硬件框架设计，采用FPGA开发板上的外围硬件资源，在FPGA片内采用OpenRISC软核加上视频处理DSP为核心，以及周边关键IP模块，包含存储器控制器IP模块和视频流接收/发送IP模块。
　　存储器控制器IP模块包括SDRAM控制器、SSRAM控制器和SD卡控制器。根据各个存储器的工作原理以及目标芯片用户手册，采用基于状态机的RTL设计方法实现对存储器的控制。对于SDRAM控制器和SSRAM控制器的设计，重点在于根据时序图设定各个工作状态，确定主要的时序参数，以使数据读写操作符合时序规范。SD卡控制器则根据SD卡协议中的命令—应答机制，设计控制器的进程状态控制、命令操作控制以及SPI总线时序。通过FPGA开发板上的功能验证，SDRAM控制器与SSRAM控制器能够分别在100MHz与150MHz时钟下实现正确的单次/突发数据读写功能;SD卡控制器能够在25MHz时钟下工作于SPI模式，实现正确的读写数据块功能。
　　视频流接收/发送IP模块配合DVI接收/发送芯片，负责视频处理算法前后的视频数据处理工作，包括视频流格式的检测和输出、像素点在RGB空间与YUV空间的互相转换以及对DVI接收/发送芯片的配置。FPGA验证过程中，在视频流接收/发送模块之间加入现有的视频处理DSP模块，达到了预期的视频处理效果，同时验证了这两个模块的功能。
　　最后，为了满足IP核集成的目的，本文论述了SDRAM控制器与SSRAM控制器的Wishbone总线接口设计思路，并在FPGA开发板上进行验证，其时序满足Wishbone总线接口规范。
　　本文开发的IP模块功能明确，结构紧凑，设计思路具体，文档代码齐全，便于集成入视频处理系统平台中，同时降低了系统开发的成本。

目录

摘要

绪论

课题研究背景

视频处理平台技术发展现状

课题研究目的

本文主要工作与结构安排

第一章 SoPC与IP核复用

1．1 SoPC技术

1．1．1 SoPC的研究内容

1．1．2 SoPC的应用

1．2 IP核复用技术

1．2．1 IP核的特点

1．2．2 IP核的开发流程

1．2．3 IP核的复用

1．3 本章小结

第二章 视频处理系统平台的硬件资源

2．1 系统总体架构

2．2 SDRAM

2．2．1 SDRAM的特点

2．2．2 SDRAM的基本操作与工作时序

2．3 SSRAM

2．3．1 SSRAM的特点

2．3．2 SSRAM的基本操作

2．4 SDC

2．4．1 SDC的特点

2．4．2 SDC的基本操作

2．5 DVI接收／发送芯片

2．5．1 DVI接口简介

2．5．2 DVI接收芯片SiI1161

2．5．3 DVI发送芯片SiI1162

2．6 本章小结

第三章 存储器控制器IP核的设计与验证

3．1 SDRAM控制器

3．1．1 SDRAM控制器的设计

3．1．2 SDRAM控制器的验证

3．2 SD卡控制器

3．2．1 SD卡控制器的设计

3．2．2 SD卡控制器的验证

3．3 SSRAM控制器

3．3．1 SSRAM控制器的设计

3．3．2 SSRAM控制器的验证

3．4 本章小结

第四章 视频流收发模块的设计与验证

4．1 视频流接收／发送IP的设计

4．1．1 数字视频色度空间

4．1．2 视频流接收IP的设计

4．1．3 视频流发送IP的设计

4．2 视频流接收／发送IP的验证

4．2．1 算法简介

4．2．2 算法验证

4．3 本章小结

第五章 Wishbone总线接口的设计与验证

5．1 OpenRISC1200

5．1．1 OR1K2的架构

5．1．2 CPU／DSP核心架构

5．2 IP核的集成

5．2．1 IP集成的要点

5．2．2 IP模块的评估与选择

5．2．3 IP集成的关键技术

5．3 Wishbone总线

5．3．1 Wishbone总线的特点

5．3．2 Wishbone支持的总线互连

5．3．3 Wishbone总线接口信号

5．3．4 Wishbone总线周期

5．3．5 Wishbone总线接口的设计与验证

5．4 本章小结

总结与展望

本文工作总结

未来展望

参考文献

致谢

声明