容偏差百核片上网络设计与多核粒度建模

摘要

随着半导体工艺的演进和集成电路技术的不断发展，单芯片的集成度不断提高。同时随着处理器进入多核时代，片上集成处理器核数不断增加。在这样的趋势下，片上网络(NoC)逐渐取代基于基于总线的SoC成为众核(Many-Core)处理器的主流互连方式[1]。然而与此同时，芯片在制造过程中产生的缺陷也随之增多，在使用过程中由于材料老化、电迁移、压力迁移、电介质击穿、热载流子注入，负偏压温度的不稳定性等失效因素导致缺陷的增加。另外，工艺偏差[2]以及片上软错问题[3]也给芯片的稳定工作带来了巨大大挑战。为了提高芯片的可靠性、良品率，延长芯片的使用寿命，容错方法在现代片上网络设计中显得愈发的重要。
　　本文实现了基于链路与开关测试的细粒度容错路由器，以该路由器和测试核搭建了10×10的NoC网络，网络使用BISR[4]结构测试结构以线下测试的方法测试NoC网络中链路和交换开关的失效状况。测试结果表明在实际的错误情况下，本文提出的NoC网络可以达到超过98％的IP使用率，同时基于各链路工作频率测试的基础上，本文提出的NoC结构可以在舍去部分低频链路的情况下得到10％的全局时钟频率提升，8.36％的吞吐率增加和10.42％的网络传输延时减少
　　本文在BISR的基础上还提出了高可靠，高并行度的片上网络测试结构。该方法使用了多层次网络，在普通的片上网络上增加了全局的广播网络和汇集测试结果的汇集网络。该方法利用其冗余特性，有效保证了测试部件的可靠性，同时提高了并行度，大大节约了测试时间。我们还提出完备的路由器内测试方法，以结合多层网络实现全面的片上网络测试。实验结果表明，本文中的多层网结构在100核时的面积开销比BISR结构减小了56％，并且其测试时间比BISR结构减少85.8％，测试覆盖率达100％。
　　量化分析在处理器设计过程中处于重要的指导性地位，因此对基于片上的多核处理器量化建模的作用不容忽视。本文打破盲目追逐性能的处理器建模方法，从处理器的粒度出发，结合性能，良率和时间稳定性提出了一种片上网络多核处理器综合性能评估准则。本文基于SPLASH2程序集在处理器模拟器(GEM5和MCPAT)中的运行结果，使用曲线拟合等建模方法总结出多核处理器在不同编程模型和通信模式下的性能评估。同时文中对基于片上网络多核处理器的良率和时间稳定性进行了理论建模和量化估计。最后，本文结合三方面的模型提出了PYR综合评估标准，用于评估多核处理器的粒度选择。分析结果显示出，在片上网络总面积给定(300mm2)情况下，8×8的的粒度选择将获得最优结果。

目录

主要英文缩略词表

图表索引

摘要

第1章 引言

1．1 多核处理器与片上网络(NoC)

1．1．1 多核处理器

1．1．2 片上系统(SoC)

1．1．3 片上网络(NoC)

1．2 片上网络错误发生和容错研究

1．3 片上网络多核处理器的粒度建模

1．4 论文主要研究内容

1．5 本文组织结构安排

第2章 片上网络相关问题研究

2．1 NoC拓扑结构

2．2 路由算法

2．2．1 路由算法分类

2．2．2 路由的死锁，活锁和饿死

2．2．3 常见路由算法

2．3 流控机制

2．3．1 信息(Messages)，数据包(Packets)，微片(Flits)和物理微片(Phits)

2．3．2 不同粒度的流控方

2．3．3 虚拟通道

2．4 路由器结构

2．5 容错路由

2．5．1 故障模型

2．5．2 容错路由算法

2．6 片上网络测试方法

2．7 片上网络的评价标准

第3章 百核可容工艺偏差片上网络及其测试电路设计

3．1 故障模型

3．2 路由器结构

3．2．1 链路和交换开关信息

3．2．2 容错路由算法

3．2．3 虚拟通道选择与FIFO深度设置

3．2．4 Wavefront交换开关分配机制

3．3 BISR测试电路

3．3．1 测试控制电路与测试单元

3．3．2 测试与配置包结构

3．3．3 BISR测试方法

3．4 工艺偏差容错

3．5 百核片上网络的硬件实现

3．6 芯片测试平台

3．7 测试结果及分析

3．8 本章小结

第4章 基于多层网络的片上网络测试结构改进

4．1 多层测试获得网络(TAN)

4．1．1 广播网络

4．1．2 汇集网络

4．2 路由器组件测试方法

4．2．1 路由器控制电路测试

4．2．2 路由器链路测试

4．2．1 交换开关测试

4．2．2 虚拟通道FIFO测试

4．3 路由器测试结构

4．4 多层网络测试结构性能评估

4．5 本章小结

第5章 基于片上网络的多核处理器的粒度建模

5．1 片上网络多核处理器性能模型

5．1．1 多核面积模型

5．1．2 单核处理器性能与面积关系模型

5．1．3 多核性能模型

5．1．4 模型结果分析

5．2 片上网络多核处理器良率模型

5．3 片上网络多核处理器时间稳定性模型

5．4 片上网络多核处理器三维评估指标

5．4．1 PYR三维评估标准

5．4．2 使用PYR标准进行多核粒度评估

5．5 本章小结

第6章 总结与展望

6．1 总结

6．2 展望

参考文献

硕士学习期间录用和发表的学术论文

致谢

声明