综合业务接口板时钟控制电路的设计与实现

摘要

随着ATM/IP等宽带数据业务的发展和用户接入方式的多样化,接入网将逐步演变成为具有提供综合业务接入和汇聚能力的综合性网络.在综合业务接入网中,时钟同步成为保证接入数据正确性、系统正常稳定运行的关键.该论文在控制理论的基础上,以锁相频率合成和直接数字频率合成作为设计思想,搭建时钟控制电路,在业界实现了多种时钟控制电路实现方法的融合与统一,具有一定的优越性和领先性.为了保证运营商系统连续稳定工作,避免由于系统故障带来的经济、信誉上的巨大损失,运用VHDL(硬件描述语言)在可编程逻辑器件中实现主备倒换的设计.该论文在硬件电路的搭建基础上,还对相关时钟信号进行了测试和分析,进一步完善了设计方案.该论文的成果已经用于工业产品当中,具有一定的经济价值;在设计方案上也具有一定的理论参考价值.

目录

摘要

Abstract

第一章绪论

1.1 前言

1.2 综合业务接入网的现状和前景

1.3 综合业务接入网的原理

1.4 时钟锁相技术的发展状况

1.5论文工作安排

1.6 论文构成

第二章PLL理论及芯片选择

2.1 PLL工作原理

2.2 锁相环稳态误差分析

2.3 锁相环稳定性分析

2.4 PLL芯片的选择

第三章直接数字频率合成技术理论

3.1 概述

3.2 直接数字频率合成技术的原理

3.3 DDS的输出频谱

3.4 DDS芯片选择及功能介绍

第四章时间控制电路的硬件设计

4.1 综合业务接口板的功能概述

4.2 综合业务接口板完成接口功能的主要器件

4.3 时钟方案设计

4.4 时钟硬件电路搭建

第五章时钟主备倒换的实现

5.1 设计主备倒换的目的

5.2 主备倒换的设计思想

5.3 硬件主备倒换思想

5.4 硬件描述语言VHDL的引入

5.5 VHDL的实体和构造

5.6 用VHDL实现主备硬件倒换的原理

第六章设计实现与改善

6.1 设计的实现

6.2 时钟控制电路的测量与改善

6.3 结论

致谢

参考文献

附录

西北工业大学学位论文知识产权声明书和原创性声明