八位微处理器IP核设计与研究

摘要

本文在对传统的MCS-5l系列单片微控制器进行系统而细致地分析的基础上,找出了制约其性能的关键因素.分析发现,在传统八位微处理器设计中,影响其整体性能的主要原因是:基于累加器的ALU结构、CISC指令体系、时钟系统设计以及系统构架.针对于此,设计了一种类RISC构架的八位微处理器内核.该微处理器内核采用哈佛结构,在ALU模块设计了独立的乘、除法单元,通过采用单周期指令优化指令时序,在内部设置多个快速寄存器及采用硬布线逻辑代替微程序控制的方法,加快了微处理器的速度,提高了指令的执行效率.考虑到微控制器内核的可移植性,本文对整个微控制器内核采用可综合的VHDL语言编写,并且通过编写测试代码以及约束文件进行了较完整的软件仿真验证和FPGA仿真验证.验证结果表明,该微处理器核的最高时钟频率和指令执行效率均优于标准的MCS-51的三倍以上.

目录

文摘

英文文摘

第一章绪论

1.1研究的背景和意义

1.2本人的主要工作

1.3论文的内容安排

第二章IP核通用设计方法概论

2.1IP核简介

2.2通用的设计方法

2.3硬件描述语言VHDL

2.4使用工具介绍

2.5小结

第三章微处理器核总体结构设计

3.1常用的八位MCU分析

3.2微处理器总体设计

3.2.1总体设计方案的拟定

3.2.2微处理器内部结构设计

3.2.3微处理器外部接口设计

3.2.4部分外围模块的设计

3.2.5系统供电方案设计

3.3小结

第四章微控制器核内部具体设计

4.1数据通路的设计

4.1.1 ALU的设计

4.1.2存储器与特殊功能寄存器设计

4.2控制通路的设计

4.2.1指令系统分析

4.2.2指令译码器设计

4.2.3中断系统设计

4.2.4控制器模块设计

4.3部分外围模块的设计

4.3.1定时/计数器模块的设计

4.3.2串口模块的设计

4.4小结

第五章系统综合、仿真验证与性能分析

5.1仿真验证

5.2综合与实现

5.3性能分析

5.4小结

第六章工作小结及展望

6.1工作小结

6.2改进与展望

参考文献

研究生期间撰写的论文

致谢

西北工业大学学位论文知识产权声明书和西北工业大学学位论文原创性声明