ZnVSb基压敏电阻陶瓷的低温烧结及电性能研究

摘要

集成电路和表面安装技术的飞速发展，促使ZnO压敏电阻向小型化、低压化方向发展。叠层片式化是目前实现ZnO基压敏电阻低压化的最佳方式。为降低叠层片式压敏电阻的生产成本，要求ZnO基陶瓷在具有优良的电学非线性、均匀显微结构的同时，还要具较低的烧结温度。这样，就可以用Aged比较大、甚至是纯Ag内电极取代目前被广泛使用的价格昂贵的低Ag/Pd比内电极。为此本文比较系统深入地研究了ZnVSb压敏电阻陶瓷的低温烧结和电性能，主要包括以下内容： 在综合分析掺杂元素对ZnO压敏电阻陶瓷烧结、显微结构和性能影响的基础上提出了低压ZnO压敏电阻的组份设计原则，并确定了ZnVSb陶瓷的基本组份：以ZnO-V<,2>O<,5>二元系为基、以Sb掺杂作为主要的显微组织调节剂和改性剂、以Mn和Co作为主要的非线性促进剂。 以基本组份为基础，研究了Sb以P-Ⅰ型V/Sb前驱体、P-Ⅱ型V/Sb前驱体、Sb<,2>O<,3>和α-Zn<,7>Sb<,2>O<,12>尖晶石等四种掺杂对ZnVSb压敏电阻陶瓷显微结构和性能的影响，揭示了P-Ⅰ、P-Ⅱ型V/Sb前驱体和Sb<,2>O<,3>掺杂ZnVSb陶瓷中尖晶石的形成机理，以及V/Sb前驱体和ZnSb尖晶石相含量对ZnVSb压敏电阻陶瓷显微组织均匀性和压敏特性的影响规律。以上四种Sb掺杂均可以使陶瓷显微结构均匀化。前三种ZnVSb陶瓷中， Sb掺杂形式的变化，降低了化学反应中间产物ZnSb<,2>O<,6>的形成温度，促进了ZnSb尖晶石相形成。因此，ZnVSb陶瓷晶粒逐步细化，掺杂元素在晶界的偏聚加剧，陶瓷的非线性特性逐步改善，但压敏电压也随之升高。0～1.5m01％P-Ⅰ型前驱体或尖晶石掺杂的ZnVSb陶瓷也表现出类似的变化，非线性系数从掺杂量为零时的20左右一直提高至掺杂量为1.5mol％时的80 以上，压敏电压则从162V/mm升高到1250V/mm以上，陶瓷的最低成瓷温度从900℃提高至950℃以上。从ZnVSb陶瓷在低压应用方面的角度考虑，无论Sb以何种方式进行掺杂，其掺杂量应被限制在0.5mol％以下。 采用唯象晶粒生长动力学公式G<'n>－G<'n><,0>=K<,0>texp(-Q/RT)，对以上四种Sb掺杂总量相当于0.5mol％Sb<,2>O<,3>的ZnVSb陶瓷烧结过程中的晶粒生长行为进行了定量分析，通过实验确定出四种ZnVSb陶瓷的晶粒生长动力学指数和晶粒生长激活能，分别为：2.44、218KJ/mol，2.49、292KJ/mol， 4.03、356KJ/mol，和2.56、236KJ/mol。ZnVSb陶瓷的烧结过程主要受到液相辅助及尖晶石相钉扎的双重机理控制。Sb掺杂形式的变化，主要通过影响陶瓷在烧结过程中液相和尖晶石的形成来影响陶瓷的显微结构和电性能。 P-Ⅰ型V/Sb前驱体掺杂量相当于 0.5mol％Sb<,2>O<,3>的最优组份ZnVSb陶瓷在900℃即可烧结成瓷，显微结构均匀、相对致密度>97％、非线性系数为56，压敏电压为556V/mm，漏电流密度为26μA·cm<'-2>。 以最优组份ZnVSb陶瓷为基础，以电子陶瓷生产通用的氧化物为原料，采用流延工艺试制了单片及叠层压敏电阻。优化了制备工艺，解决了流延薄片翘曲变形的难题，成功制备出表面平整、厚度在500μm以下的单片 ZnVSb基压敏电阻。并研究了素坯体厚度对单片压敏电阻电性能的影响。当素坯体厚度小于1mm时，随着厚度的降低，晶界特性的不均匀性对陶瓷电性能的负面影响逐步增大，单片压敏电阻的非线性系数及工作电压逐步随之降低。 初步研究了Ag内电极/ZnVSb压敏电阻陶瓷的叠层共烧行为。Ag/ZnVSb叠层共烧体中，内电极中的Ag主要通过ZnVSb陶瓷层中的连通气孔和富V晶间相进行扩散。与Ag内电极的共烧引起ZnVSb陶瓷层中富V液相的偏析，恶化了陶瓷的低温烧结特性。研究结果为研制多层片式ZnVSb压敏电阻提供了实验依据。

目录

文摘

英文文摘

论文说明：物理量名称及符号表

声明

论文的主要创新与贡献

第一章绪论

1.1研究背景和意义

1.2 ZnO基压敏电阻陶瓷概述

1.2.1 ZnO基压敏电阻陶瓷的显微结构

1.2.2 ZnO基压敏电阻陶瓷的电学特性和导电机理

1.2.3 ZnO基压敏电阻陶瓷的烧结

1.3 ZnO基压敏电阻的发展概况

1.4 ZnO基压敏电阻的低压化

1.4.1ZnO基压敏电阻低压化的途径

1.4.2低压化对ZnO基压敏电阻陶瓷的要求

1.5 ZnO基压敏电阻陶瓷的低温烧结

1.6研究内容和技术路线

1.6.1研究内容

1.6.2研究的技术路线

参考文献

第二章实验方法

2.1陶瓷制备工艺

2.2单片及叠层片式压敏电阻试制

2.3原料粉体粒度分析

2.4陶瓷体积密度和线收缩率

2.5陶瓷的相组成分析

2.6陶瓷的显微形貌观察

2.7差热及热重分析

2.8压敏电阻的电流-电压(I-V)特性测试

2.9压敏电阻的电容-电压(C-V)特性测试

参考文献

第三章低压ZnO压敏电阻陶瓷组分设计

3.1引言

3.2低压ZnO压敏电阻陶瓷的组分设计

3.2.1非线性形成元素

3.2.2非线性促进元素

3.2.3对显微组织形貌有调节作用的元素

3.3本章小结

参考文献

第四章V/Sb前驱体对ZnVSb基压敏电阻陶瓷的影响

4.1引言

4.2 V/Sb前驱体的制备

4.3 Sb掺杂形式对ZnVSb基压敏电阻陶瓷的影响

4.3.1样品制备

4.3.2 Sb掺杂形式对ZnVSb陶瓷相组成的影响

4.3.3 Sb掺杂形式对ZnVSb陶瓷中尖晶石相形成的影响

4.3.4 Sb掺杂形式对ZnVSb陶瓷线收缩率及相对密度的影响

4.3.5 Sb掺杂形式对ZnVSb陶瓷显微组织的影响

4.3.6 Sb掺杂形式对ZnVSb陶瓷电学特性的影响

4.4 V/Sb前驱体含量对ZnVSb基压敏电阻陶瓷的影响

4.4.1样品制备

4.4.2 V/Sb前驱体含量对ZnVSb陶瓷相组成的影响

4.4.3 V/Sb前驱体含量对ZnVSb陶瓷的线收缩率和相对密度的影响

4.4.4 V/Sb前驱体含量对ZnVSb陶瓷的显微组织的影响

4.4.5 V/Sb前驱体含量对ZnVSb陶瓷电学性能的影响

4.5烧结温度对V/Sb前驱体掺杂ZnVSb基压敏电阻陶瓷的影响

4.5.1烧结温度对V/Sb前驱体掺杂ZnVSb陶瓷相组成的影响

4.5.2烧结温度对V/Sb前驱体掺杂ZnVSb陶瓷显微组织的影响

4.5.3烧结温度对V/Sb前驱体掺杂ZnVSb陶瓷电学特性的影响

4.6本章小结

参考文献

第五章尖晶石前驱体对ZnVSb基压敏电阻陶瓷的影响

5.1引言

5.2实验方法及过程

5.2.1 ZnSb尖晶石相前驱体的制备

5.2.2样品制备

5.3尖晶石前驱体含量对ZnVSb陶瓷相组成的影响

5.4尖晶石前驱体含量对ZnVSb陶瓷相对密度的影响

5.5尖晶石前驱体含量对ZnVSb基压敏陶瓷显微组织的影响

5.6尖晶石前驱体含量对ZnVSb陶瓷电性能的影响

5.7尖晶石前驱体对ZnVSb陶瓷电性能影响的机理

5.8本章小结

参考文献

第六章ZnVSb基压敏电阻陶瓷晶粒生长动力学研究

6.1引言

6.2样品制备

6.3相对密度

6.4晶粒生长动力学

6.5本章小结

参考文献

第七章ZnVSb基片式压敏电阻试制

7.1引言

7.2试样制备

7.3流延工艺制备单片压敏电阻

7.3.1单片压敏电阻样品的翘曲及解决方案

7.3.2烧结工艺对单片压敏电阻陶瓷相对密度的影响

7.3.3单片压敏电阻样品的显微组织形貌

7.3.4单片压敏电阻试样的电性能

7.4 Ag内电极/ZnVSb陶瓷叠层共烧行为的研究

7.4.1 Ag/ZnVSb叠层共烧体的相组成

7.4.2 Ag/ZnVSb叠层共烧体的显微组织

7.4.3 Ag/ZnVSb叠层共烧体中的离子扩散行为

7.5本章小结

参考文献

第八章全文的主要结论及对进一步研究工作的建议

8.1全文主要结论

8.2对进一步工作的建议

攻读博士学位期间发表的学术论文及申请的专利

致谢