首页> 中文学位 >TTCM量化性能及其译码器的FPGA设计
【6h】

TTCM量化性能及其译码器的FPGA设计

代理获取

目录

文摘

英文文摘

创新性声明及关于论文使用授权的说明

第一章绪论

1.1数字通信与信道编码

1.2信道编码技术与发展

1.2.1信道编码发展史

1.2.2带限信道编码调制技术

1.3本文的主要研究工作和内容安排

第二章编码调制技术

2.1调制和卷积码的结合(TCM技术)

2.1.1 TCM的编码原理和基本结构

2.1.2 TCM的编码增益

2.1.3最佳TCM码

2.2 TCM的译码

2.3基于符号的MAP算法

2.3.1需要解决的问题

2.3.2 BCJR算法

2.3.3基于符号的MAP算法

第三章TTCM编译码原理及其性能

3.1 TTCM编译码原理

3.1.1 TTCM的编码结构k/k+1

3.1.2 TTCM的编码器的设计

3.1.3 TTCM的译码结构及其译码原理和算法

3.2适用于FPGA设计的LOG-MAP译码算法

3.3 AWGN信道下TTCM的量化性能

第四章8状态TTCM的FPGA设计

4.1低功耗设计技术

4.2编码器的FPGA设计

4.3译码器FPGA的设计

4.3.1滑窗式LOG-MAP算法

4.3.2 TTCM译码器的FPGA设计

结束语

致谢

参考文献

作者在攻读硕士期间完成的工作

展开▼

摘要

Turb0网格编码调制技术(TFCM)在数字通信系统中引起人们浓厚的兴趣,因为这种将编码和调制结合在一起考虑的新技术不仅有高的差错纠正能力,而且还具有很高的带宽利用率。它的整体结构很像Turboo码,但是它利用网格编码调制(包括多维网格编码调制)作为分量码。尽管如此,编码器还是要作一些改动,译码器也因为采用网格编码调制作为分量码而作出相应的调整,以便能够作迭代译码。译码器采用软输入软输出的基于符号的最大后验概率(MAP)或最大似然(ML)译码器作为分量码译码器。最大后验概率译码算法的性能非常好,但由于其计算量和复杂度过大而不适合硬件实现。所以我们推导了在对数域上运算的LOG-MAP算法,这样极大地降低了硬件实现的复杂度。仿真结果表明,这种新颖的编译码结构不仅性能优越,而且因为编码器采用了简单的分量码,译码算法的复杂度不高。 超大规模集成电路(VLSl)设计中,设备电源的损耗量、系统能量的耗散、芯片处理速度和占用资源的多少是值得关注的几个方面。出于这些方面的考虑,我们引入了滑窗式LOG-MAP算法,我们设计的低功耗译码器采用这种改进了的LOG-MAP算法。这种译码器有两个基于LOG-MAP算法的分量码译码器,这两个分量码译码器交替的处理数据,最终完成译码。 本文主要完成的工作有以下几个方面: 1.推导8状态TTCM译码器的LOG-MAP算法,采用不同的迭代次数进行性能仿真,并对其量化后的性能进行分析。 2.在此基础上,对2维分支8PSK映射的TTCM译码器进行FPGA设计。 3.结合当前EDA行业流行的“流水线”设计思想,将TTCM编译码器的FPGA设计改进,使其能够胜任高速的处理系统。 整个TTCM译码系统采用VHDL语言描述,在Quartus环境下逻辑综合。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号