基于CPCI总线的通用采集信号处理板的设计与实现

摘要

随着现代电子技术的高速发展以及现代雷达高要求的提出，雷达信号处理在面临越来越严峻形势的同时也有了更多的技术选择。采用DSP作为主处理器的设计方案不再是唯一的选择，目前拥有大规模逻辑资源的FPGA已经能够在一定程度上实现DSP的相应功能，并且具有高集成度、高可靠性和低成本的优点。尤其在大运算量实时信号处理上，FPGA更具有优势。因此，本文采用全FPGA架构设计了基于CPCI标准总线的通用采集信号处理系统。该系统由数据采集板与信号处理板两部分组成，分别实现雷达信号处理中的数字正交检波与数字脉冲压缩的功能。
　　 本文从系统总体设计方案出发，结合系统所要实现的功能与技术指标要求，设计了具体的硬件结构。然后再分别对多通道数据采集板和通用FPGA信号处理板的设计与实现进行了详细的阐述，介绍了数字正交检波与脉冲压缩的功能原理、具体硬件电路设计以及FPGA中的实现结构。最后就是将系统应用于某实际雷达系统中，通过系统的实测结果验证了该系统设计的正确性。

目录

文摘

英文文摘

声明

第一章 绪论

1.1论文研究的背景和意义

1.2国内外研究发展状况

1.3论文的内容与安排

第二章系统的总体设计方案

2.1概述

2.2系统功能及技术要求

2.3系统设计方案及特点

2.4本章小结

第三章 多通道数据采集板的设计与实现

3.1概述

3.2数字正交检波原理

3.3数据采集板的硬件电路实现

3.3.1数据采集板硬件结构

3.3.2 A／D电路设计

3.3.3时钟电路设计

3.4数字正交检波的FPGA实现

3.5本章小结

第四章 通用FPGA信号处理板的设计与实现

4.1概述

4.2数字脉冲压缩原理

4.2.1线性调频脉冲压缩

4.2.2非线性调频脉冲压缩

4.3信号处理板的硬件电路实现

4.3.1信号处理板硬件结构

4.3.2 D／A电路设计

4.3.3时钟电路设计

4.3.4散热性考虑

4.4数字脉冲压缩的FPGA实现

4.5本章小结

第五章 在某雷达系统中的实际应用

5.1概述

5.2数字正交检波的实测结果

5.3数字脉冲压缩的实测结果

5.4本章小结

结束语

致谢

参考文献

作者在读研期间参加的科研和发表的论文

附录