基于40纳米工艺的3G手机芯片接口时序分析与收敛

摘要

本论文的工作集中在对手机芯片的输入输出接口(I／O)进行时序验证。本芯片采用Synopsys完整的、基于统一功率格式(UPF)的低功耗综合、物理实现和验证流程,是国内首款采用40纳米工艺技术的3G智能手机基带处理器。它不仅具有极高的性能,支持下行速率为21Mbps(HSDPA)和上行11.5 Mbps速率(HSUPA)的通信、2G和3G平台共用的可扩展架构,同时,借助其内部集成的一个电源管理单元确保了该手机芯片在工作和待机状态时出色的功率性能。
　　 论文在对数字集成电路的流程做了深入的讨论后,对深亚微米下超大规模集成电路的时序验证方法进行了介绍,对其基本特点、常见方法进行了对比分析。在此基础上介绍了静态时序分析的基本概念、原理的同时也对静态时序分析工具Prime Time的工作流程做了详细的论述。进而还研究了运用静态时序分析工具,实现电路时序优化和收敛的方法。最后对手机芯片I／O接口的信息做了基本的介绍,重点对主处理器ARMTM1176的嵌入式跟踪宏单元ETM11(Embedded TraceMacrocell)进行了静态时序分析,并对如何解决其时序收敛问题完成了详细的分析并提出时序收敛的解决方案,给出了静态时序分析报告。

目录

文摘

英文文摘

第一章 绪论

1.1 集成电路的发展

1.2 芯片的基本结构

1.3 课题来源及章节内容

第二章 数字集成电路设计方法和流程

2.1 集成电路设计方法简介

2.2 数字集成电路的设计流程

第三章 时序分析方法的原理

3.1 集成电路时序分析方法

3.2 静态时序分析的原理和基本步骤

3.2.1 静态时序分析原理

3.2.2 静态时序分析的基本步骤

第四章 时序优化方法

4.1 时序优化的原理

4.2 时序优化所采用方法

4.3 本章小结

第五章 手机芯片输入输出接口的时序分析及其优化

5.1 芯片输入输出接口

5.2 I/O接口时序分析在手机芯片流程中的实现

5.3 嵌入式跟踪宏单元

5.4 芯片ETM11接口的管脚

5.5 ETM11接口的静态时序分析

5.5.1 设置时序约束

5.5.2 ETM11接口的时序收敛分析

5.6 本章小结

第六章 结束语

致谢

参考文献

附录