流水线ADC的采样保持电路及MDAC电路设计

摘要

流水线模数转换器(ADC)能够在速度、功耗、面积上获得较好的折衷,成为高速高精度ADC应用中的主流结构。采样保持电路及增益数模单元(MDAC)电路作为流水线ADC的重要组成模块,是学术界与工业界研究的热点。论文对流水线ADC的采样保持电路及MDAC电路进行了研究。基于上海先进(ASMC)0.35μm3.3V／5.0V BiCMOS工艺,采用无采样保持运算放大器(SHA-less)结构,设计实现了适用于14位80MHz流水线ADC的集成化采样保持功能的3位第一级MDAC电路。
　　 论文在分析采样保持电路及MDAC电路系统结构的基础上,完成了MDAC电路的设计,重点设计了两级BiCMOS全差分运算放大器及其开关电容共模反馈,电路、BiCMOS输入缓冲器以及栅压自举开关等电路。仿真结果表明,所设计的.两级全差分运算放大器的直流增益为118dB,单位增益带宽为1.65GHz,相位裕度为59°。当采样频率为80MHz,输入信号为8.515625MHz时,MDAC的SNDR约为73.3dB,SFDR约为78.2dB,有效精度约为12位,满足14位流水线ADC第一级MDAC电路的系统要求。

目录

文摘

英文文摘

第一章 绪论

1.1 概述

1.2 国内外研究现状

1.3 论文的结构安排

第二章 流水线ADC研究

2.1 典型ADC结构

2.1.1 全并行(Flash)ADC

2.1.2 两步式ADC

2.1.3 折叠式(Folding)ADC

2.1.4 流水线ADC

2.1.5 逐次逼近型ADC

2.2 流水线ADC基础

2.2.1 流水线ADC的工作原理

2.2.2 每级流水线的位数

2.3 ADC的性能参数

2.3.1 静态参数

2.3.2 动态参数

2.4 小结

第三章 采样保持电路及MDAC电路

3.1 流水线ADC的采样保持

3.2 MDAC电路结构

3.3 SHA-less结构

3.3.1 SHA-less结构的优势

3.3.2 SHA-less结构的挑战

3.4 非理想效应及其影响

3.4.1 电荷注入

3.4.2 时钟馈通

3.4.2 沟道电阻

3.4.3 电容失配

3.4.4 热噪声

3.5 小结

第四章 运算放大器设计

4.1 运放参数对系统性能的影响

4.1.1 运算放大器的有限增益

4.1.2 运算放大器的有限增益带宽积

4.1.3 其他参数

4.2 结构选取

4.2.1 套筒式共源共栅运算放大器

4.2.2 折叠共源共栅运算放大器

4.2.3 两级运算放大器

4.3 全差分运放的电路实现

4.3.1 电路分析

4.3.2 共模反馈

4.3.3 仿真结果

4.4 小结

第五章 电路实现

5.1 输入缓冲器

5.1.1 输入缓冲器的必要性

5.1.2 输入缓冲器电路及工作原理

5.2 第一级MDAC电路实现

5.2.1 MDAC电路的工作原理

5.2.2 MDAC的传输函数

5.3 开关的设计和优化

5.3.1 NMOS开关

5.3.2 CMOS开关

5.3.3 栅压自举开关

5.4 非交叠时钟产生电路

5.5 仿真结果

5.5.1 输入缓冲器仿真

5.5.2 栅压自举开关电路仿真

5.5.3 非交叠时钟产生电路仿真

5.5.4 MDAC整体仿真

5.6 小结

第六章 总结与展望

致谢

参考文献

研究成果